Intel® Quartus® Prime Pro Edition用户指南: 部分重配置

ID 683834
日期 5/11/2020
Public
文档目录

1.6.4.2. 添加Partial Reconfiguration Controller Intel® Arria® 10/Cyclone 10 FPGA IP

Partial Reconfiguration Controller Intel® Arria® 10/Cyclone 10 FPGA IP与 Intel® Arria® 10或者 Intel® Cyclone® 10 GX PR控制模块接口连接以管理比特流源。

当通过一个内部PR主机、 Nios® II处理器、 PCI Express* 或者Ethernet接口执行部分重配置时,您可以在 Intel® Arria® 10或者 Intel® Cyclone® 10 GX设计中使用此IP core。

在部分重配置期间,将存储在FPGA外部的PR比特流发送到FPGA内部的PR控制模块。此通信使控制模块能够对重配置FPGA中的PR区域所需的CRAM比特进行更新。PR比特流包含重配置特定PR区域所需的指令(操作码)和配置比特。

图 22.  Partial Reconfiguration Controller Intel® Arria® 10/Cyclone 10 FPGA IP

Intel® Quartus® Prime IP Catalog (Tools > IP Catalog)例化IP core,自动连接IP到 Intel® Arria® 10或者 Intel® Cyclone® 10 GX PR控制模块。

如果您创建自己的自定义逻辑来执行IP core的功能,那么需要手动例化控制模块以与FPGA系统进行通信。