仅对英特尔可见 — GUID: sbr1488912707854
Ixiasoft
2.4.2.1. 高速时钟域(High-Speed Clock Domains)
2.4.2.2. 重构环路(Restructuring Loops)
2.4.2.3. 控制信号反压(Control Signal Backpressure)
2.4.2.4. 使用FIFO状态信号的流程控制
2.4.2.5. 包含skid缓冲器的流程控制
2.4.2.6. Read-Modify-Write存储器
2.4.2.7. 计数器和累加器
2.4.2.8. 状态机
2.4.2.9. 储存器
2.4.2.10. DSP模块
2.4.2.11. 一般逻辑
2.4.2.12. 求模与除法
2.4.2.13. 复位
2.4.2.14. 硬件重用
2.4.2.15. 算法要求
2.4.2.16. FIFO
2.4.2.17. 三元加法器(Ternary Adders)
5.2.1. 不足的寄存器(insufficient Registers)
5.2.2. 短路径/长路径(short path/long path)
5.2.3. 快进限制(Fast Forward Limit)
5.2.4. 环路(loop)
5.2.5. 每个时钟域一个关键链
5.2.6. 相关时钟组中的关键链
5.2.7. 复杂的关键链
5.2.8. 延伸到可定位的节点
5.2.9. 域边界入口和域边界出口(Domain Boundary Entry and Domain Boundary Exit)
5.2.10. 包括双时钟存储器的关键链
5.2.11. 关键链比特和总线
5.2.12. 延迟线
仅对英特尔可见 — GUID: sbr1488912707854
Ixiasoft
2.4.2.1.2. 查看Fitter报告中的时钟网络
Compilation Report提供Fitter布局后的时钟网络实现的详细信息。查看Global & Other Fast Signals Details报告,显示从源时钟管脚到时钟树的时钟路径的长度和深度。
查看Fitter报告中的时钟网络实现
- 打开一个工程。
- 在Compilation Dashboard上,点击Fitter,place,Route来运行Fitter。
- 在Compilation Dashboard上,点击完成阶段的Report图标。
- 点击Global & Other Fast Signals Details。此表显示了从源到时钟树的时钟布线的长度和时钟域深度。
图 61. Fitter报告中的时钟网络详情