仅对英特尔可见 — GUID: mtr1430269581710
Ixiasoft
2.4.2.1. 高速时钟域(High-Speed Clock Domains)
2.4.2.2. 重构环路(Restructuring Loops)
2.4.2.3. 控制信号反压(Control Signal Backpressure)
2.4.2.4. 使用FIFO状态信号的流程控制
2.4.2.5. 包含skid缓冲器的流程控制
2.4.2.6. Read-Modify-Write存储器
2.4.2.7. 计数器和累加器
2.4.2.8. 状态机
2.4.2.9. 储存器
2.4.2.10. DSP模块
2.4.2.11. 一般逻辑
2.4.2.12. 求模与除法
2.4.2.13. 复位
2.4.2.14. 硬件重用
2.4.2.15. 算法要求
2.4.2.16. FIFO
2.4.2.17. 三元加法器(Ternary Adders)
5.2.1. 不足的寄存器(insufficient Registers)
5.2.2. 短路径/长路径(short path/long path)
5.2.3. 快进限制(Fast Forward Limit)
5.2.4. 环路(loop)
5.2.5. 每个时钟域一个关键链
5.2.6. 相关时钟组中的关键链
5.2.7. 复杂的关键链
5.2.8. 延伸到可定位的节点
5.2.9. 域边界入口和域边界出口(Domain Boundary Entry and Domain Boundary Exit)
5.2.10. 包括双时钟存储器的关键链
5.2.11. 关键链比特和总线
5.2.12. 延迟线
仅对英特尔可见 — GUID: mtr1430269581710
Ixiasoft
2.2.2.1. 本地化时钟使能
本地化时钟使能有一个小扇出。本地化时钟使能经常出现在时钟化进程(clocked process)中或者永久模块(always block)中。在这些情况下,信号的行为在有条件的case或if声明语句的特定分支下是未定义的。因此,信号保留其以前的值,此值是一个时钟使能。
要检查一个设计是否有时钟使能,请查看Fitter Report > Plan Stage > Control Signals Compilation报告并检查Usage列。由于本地化时钟使能有一个小扇出,因此会很容易地对其重定时,通常不会导致任何时序问题。