仅对英特尔可见 — GUID: sgc1551467698488
Ixiasoft
2.4.2.1. 高速时钟域(High-Speed Clock Domains)
2.4.2.2. 重构环路(Restructuring Loops)
2.4.2.3. 控制信号反压(Control Signal Backpressure)
2.4.2.4. 使用FIFO状态信号的流程控制
2.4.2.5. 包含skid缓冲器的流程控制
2.4.2.6. Read-Modify-Write存储器
2.4.2.7. 计数器和累加器
2.4.2.8. 状态机
2.4.2.9. 储存器
2.4.2.10. DSP模块
2.4.2.11. 一般逻辑
2.4.2.12. 求模与除法
2.4.2.13. 复位
2.4.2.14. 硬件重用
2.4.2.15. 算法要求
2.4.2.16. FIFO
2.4.2.17. 三元加法器(Ternary Adders)
5.2.1. 不足的寄存器(insufficient Registers)
5.2.2. 短路径/长路径(short path/long path)
5.2.3. 快进限制(Fast Forward Limit)
5.2.4. 环路(loop)
5.2.5. 每个时钟域一个关键链
5.2.6. 相关时钟组中的关键链
5.2.7. 复杂的关键链
5.2.8. 延伸到可定位的节点
5.2.9. 域边界入口和域边界出口(Domain Boundary Entry and Domain Boundary Exit)
5.2.10. 包括双时钟存储器的关键链
5.2.11. 关键链比特和总线
5.2.12. 延迟线
仅对英特尔可见 — GUID: sgc1551467698488
Ixiasoft
3.2.2.2. 从Chip Planner运行Design Assistant
当在工具中优化布局时,您可以直接从Chip Planner运行Design Assistant来进行协助。当从Chip Planner运行Design Assistant时,Design Assistant被预设为仅检查FLP (平面规划) Design Assistant规则。请按照以下步骤从Chip Planner运行Design Assistant:
- 运行Compiler的任何阶段。在从Chip Planner运行Design Assistant之前,必须至少运行Analysis & Elaboration阶段。
- 点击Tools > Chip Planner。
图 91. Chip Planner中的Report DRC对话框
- 在Chip Planner Tasks窗口中,点击Design Assistant下的Report DRC。出现Report DRC(设计规则检查)对话框。
- 在Rules下,通过删除复选标记来禁用那些对分析不重要的规则。
- 考虑是否在Parameters域中调整规则参数值。
- 在Output下,确认Report panel name并可选择指定一个输出File name。
- 点击Run。Results报告生成并出现在Report窗格和Compilation Report中。
图 92. Chip Planner Reports窗格中的规则违规图 93. 主Compilation Report中的Chip Planner规则违规