仅对英特尔可见 — GUID: jbr1446671427633
Ixiasoft
2.4.2.1. 高速时钟域(High-Speed Clock Domains)
2.4.2.2. 重构环路(Restructuring Loops)
2.4.2.3. 控制信号反压(Control Signal Backpressure)
2.4.2.4. 使用FIFO状态信号的流程控制
2.4.2.5. 包含skid缓冲器的流程控制
2.4.2.6. Read-Modify-Write存储器
2.4.2.7. 计数器和累加器
2.4.2.8. 状态机
2.4.2.9. 储存器
2.4.2.10. DSP模块
2.4.2.11. 一般逻辑
2.4.2.12. 求模与除法
2.4.2.13. 复位
2.4.2.14. 硬件重用
2.4.2.15. 算法要求
2.4.2.16. FIFO
2.4.2.17. 三元加法器(Ternary Adders)
5.2.1. 不足的寄存器(insufficient Registers)
5.2.2. 短路径/长路径(short path/long path)
5.2.3. 快进限制(Fast Forward Limit)
5.2.4. 环路(loop)
5.2.5. 每个时钟域一个关键链
5.2.6. 相关时钟组中的关键链
5.2.7. 复杂的关键链
5.2.8. 延伸到可定位的节点
5.2.9. 域边界入口和域边界出口(Domain Boundary Entry and Domain Boundary Exit)
5.2.10. 包括双时钟存储器的关键链
5.2.11. 关键链比特和总线
5.2.12. 延迟线
仅对英特尔可见 — GUID: jbr1446671427633
Ixiasoft
4.1.3. 步骤3:添加更多的流水线级和移除全部异步复位
Fast Forward Timing Closure Recommendations建议您进行进一步的变更,以便在重定时期间实现更多的优化。Optimizations Analyzed选项卡报告可供您修改的特定寄存器。此报告指出,state_machine.v仍然包含限制优化的异步复位。 按照下面的步骤移除 state_machine.v中剩余的异步复位,并添加更多的流水线级:
- 使用步骤2:添加流水线级和移除异步复位中的技术方法和示例将state_machine.v中的全部异步复位更改成同步复位。如报告中指出, 这些复位位于文件中的多个位置。
- 在Fast Forward Details报告中,选择Fast Forward Limit行之前的最后一行优化,然后点击Optimizations Analyzed选项卡。Optimizations Analyzed指出要添加的寄存器位置和数量。
- 使用步骤2:添加流水线级和移除异步复位中的技术方法和示例在Optimizations Analyzed选项卡的位置上添加流水线级的数量。
- 再次编译设计和查看Fast Forward Details报告。提升的性能与所评估的类似,但短路径和长路径组合仍然限制性能。下一步将解决这个性能限制。
注: 作为完成上述步骤的替代方法,您可以打开并编译Median_filter_<version>/Step_2/median.qpf工程文件(此文件已包含这些变更),然后观察结果。