仅对英特尔可见 — GUID: nnj1593214878822
Ixiasoft
2.4.2.1. 高速时钟域(High-Speed Clock Domains)
2.4.2.2. 重构环路(Restructuring Loops)
2.4.2.3. 控制信号反压(Control Signal Backpressure)
2.4.2.4. 使用FIFO状态信号的流程控制
2.4.2.5. 包含skid缓冲器的流程控制
2.4.2.6. Read-Modify-Write存储器
2.4.2.7. 计数器和累加器
2.4.2.8. 状态机
2.4.2.9. 储存器
2.4.2.10. DSP模块
2.4.2.11. 一般逻辑
2.4.2.12. 求模与除法
2.4.2.13. 复位
2.4.2.14. 硬件重用
2.4.2.15. 算法要求
2.4.2.16. FIFO
2.4.2.17. 三元加法器(Ternary Adders)
5.2.1. 不足的寄存器(insufficient Registers)
5.2.2. 短路径/长路径(short path/long path)
5.2.3. 快进限制(Fast Forward Limit)
5.2.4. 环路(loop)
5.2.5. 每个时钟域一个关键链
5.2.6. 相关时钟组中的关键链
5.2.7. 复杂的关键链
5.2.8. 延伸到可定位的节点
5.2.9. 域边界入口和域边界出口(Domain Boundary Entry and Domain Boundary Exit)
5.2.10. 包括双时钟存储器的关键链
5.2.11. 关键链比特和总线
5.2.12. 延迟线
仅对英特尔可见 — GUID: nnj1593214878822
Ixiasoft
2.2.7.3.2. 用于初始条件的 英特尔® Quartus® Prime设置
您可以使用以下对初始条件有影响的 英特尔® Quartus® Prime设置。
Power-Up Don't Care Logic选项
通过确保Power-Up Don't Care Logic选项(ALLOW_POWER_UP_DONT_CARE)是开启的,可以使能更多寄存器的重定时。此选项指定在RTL中没有明确初始条件的寄存器上电到don't care。默认情况下,此选项设置为On。
set_global_assignment -name ALLOW_POWER_UP_DONT_CARE ON
当使用ALLOW_POWER_UP_DONT_CARE时,您在RTL中指定的任何初始条件或隐含的任何初始条件(由于语言规范或FSM初始状态)仍然适用。
忽略初始条件
由于语言规范和结构(例如状态机)上的保守综合等因素,即使您期望没有初始条件出现,初始条件也可能出现在某些寄存器中。这样的初始条件可能会导致性能限制。如果您确认删除此类初始条件在功能上是正确的,那么您可以指定以下.qsf assignment来删除这些初始条件:
set_instance_assignment -name IGNORE_REGISTER_POWER_UP_INITIALIZATION ON \ -to <instance name>
Synthesis报告标识了"Registers with Power-Up Settings Ignored"报告中受IGNORE_REGISTER_POWER_UP_INITIALIZATION影响的寄存器。