仅对英特尔可见 — GUID: nfn1481883348512
Ixiasoft
2.3.1. 协议预置
2.3.2. GXT通道
2.3.3. 常规参数和数据通道参数
2.3.4. PMA参数
2.3.5. PCS-Core接口参数
2.3.6. 模拟PMA设置参数
2.3.7. Enhanced PCS参数
2.3.8. Standard PCS参数
2.3.9. PCS Direct数据通路参数
2.3.10. 动态重配置参数
2.3.11. 生成选项参数
2.3.12. PMA,校准和复位端口
2.3.13. PCS-Core接口端口
2.3.14. 增强PCS端口
2.3.15. 标准PCS端口
2.3.16. 收发器PHY PCS-to-Core接口参考端口映射
2.3.17. IP Core文件位置
2.5.1.1. PIPE的收发器通道数据通路
2.5.1.2. 支持的PIPE特性
2.5.1.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.5.1.4. 如何在 Intel® Stratix® 10收发器中实现PCI Express (PIPE)
2.5.1.5. PIPE的Native PHY IP Core参数设置
2.5.1.6. 用于PIPE的fPLL IP Core参数设置
2.5.1.7. 用于PIPE的ATX PLL IP Core参数设置
2.5.1.8. 用于PIPE的Native PHY IP Core端口
2.5.1.9. 用于PIPE的fPLL端口
2.5.1.10. 用于PIPE的ATX PLL端口
2.5.1.11. 到TX去加重的预置映射(Preset Mappings to TX De-emphasis)
2.5.1.12. 如何对PIPE配置布局通道
2.5.1.13. Gen3的链路均衡
2.5.1.14. 时序收敛建议
6.1. 重配置通道和PLL模块
6.2. 与重配置接口进行交互
6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)
6.4. 仲裁(arbitration)
6.5. 动态重配置的建议
6.6. 执行动态重配置的步骤
6.7. 直接重配置流程
6.8. Native PHY IP或PLL IP Core指导的重配置流程
6.9. 特殊情况的重配置流程
6.10. 更改模拟PMA设置
6.11. 端口和参数
6.12. 多个IP模块之间的动态重配置接口合并
6.13. 嵌入式调试功能
6.14. 时序收敛建议
6.15. 不支持的功能
6.16. 收发器寄存器映射
6.17. 重配置接口和动态重配置修订历史
7.5.1. 重新校准一个双工通道(PMA TX和PMA RX)
7.5.2. 仅在双工通道中重新校准PMA RX
7.5.3. 仅在双工通道中重新校准PMA TX
7.5.4. 在没有合并到同一物理通道的单工TX的情况下重新校准PMA单工RX
7.5.5. 在没有合并到同一物理通道的单工RX的情况下重新校准PMA单工TX
7.5.6. 仅重新校准单工TX合并的物理通道中的PMA单工RX
7.5.7. 仅重新校准单工RX合并的物理通道中的PMA单工TX
7.5.8. 重新校准fPLL
7.5.9. 重新校准ATX PLL
7.5.10. 当CMU PLL用作TX PLL时,重新校准CMU PLL
仅对英特尔可见 — GUID: nfn1481883348512
Ixiasoft
5.2.1.6. 加扰器(Scrambler)
加扰器对创建转换的数据随机化来对信号进行DC平衡并帮助CDR电路。加扰器使用一个x58 + x39 +1多项式来支持用于Interlaken的同步扰频以及用于10GBASE-R协议的异步(又称为自同步)扰频。
异步(自同步)模式不需要初始化种子(initialization seed)。除了每个66-bit数据模块中的两个sync header比特,整个64-bit有效载荷通过将其连续送入线性反馈移位寄存器(LFSR)以生成加扰数据进行加扰,同时sync-header比特旁路加扰器。初始种子设置为全1。您可以使用Native PHY IP core更改10GBASE-R协议的种子。
图 196. 串行实现中的异步加扰器
在同步模式下,加扰器最初复位到每个通道上不同的可编程种子。加扰器然后自行运行。它的当前状态与数据进行异或来生成加扰数据。加扰器中的数据检查器监视数据以确定是否应该加扰。如果找到一个同步字,那么不加扰地发送。如果检测到加扰器状态字,那么将当前加扰状态写入加扰器状态字中的58-bit加扰状态字段并通过链路发送。接收器使用此加扰状态来同步解扰器。种子对Interlaken协议进行自动设置。
图 197. 显示不同可编程种子的同步加扰器