仅对英特尔可见 — GUID: sqh1484175293814
Ixiasoft
2.3.1. 协议预置
2.3.2. GXT通道
2.3.3. 常规参数和数据通道参数
2.3.4. PMA参数
2.3.5. PCS-Core接口参数
2.3.6. 模拟PMA设置参数
2.3.7. Enhanced PCS参数
2.3.8. Standard PCS参数
2.3.9. PCS Direct数据通路参数
2.3.10. 动态重配置参数
2.3.11. 生成选项参数
2.3.12. PMA,校准和复位端口
2.3.13. PCS-Core接口端口
2.3.14. 增强PCS端口
2.3.15. 标准PCS端口
2.3.16. 收发器PHY PCS-to-Core接口参考端口映射
2.3.17. IP Core文件位置
2.5.1.1. PIPE的收发器通道数据通路
2.5.1.2. 支持的PIPE特性
2.5.1.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.5.1.4. 如何在 Intel® Stratix® 10收发器中实现PCI Express (PIPE)
2.5.1.5. PIPE的Native PHY IP Core参数设置
2.5.1.6. 用于PIPE的fPLL IP Core参数设置
2.5.1.7. 用于PIPE的ATX PLL IP Core参数设置
2.5.1.8. 用于PIPE的Native PHY IP Core端口
2.5.1.9. 用于PIPE的fPLL端口
2.5.1.10. 用于PIPE的ATX PLL端口
2.5.1.11. 到TX去加重的预置映射(Preset Mappings to TX De-emphasis)
2.5.1.12. 如何对PIPE配置布局通道
2.5.1.13. Gen3的链路均衡
2.5.1.14. 时序收敛建议
6.1. 重配置通道和PLL模块
6.2. 与重配置接口进行交互
6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)
6.4. 仲裁(arbitration)
6.5. 动态重配置的建议
6.6. 执行动态重配置的步骤
6.7. 直接重配置流程
6.8. Native PHY IP或PLL IP Core指导的重配置流程
6.9. 特殊情况的重配置流程
6.10. 更改模拟PMA设置
6.11. 端口和参数
6.12. 多个IP模块之间的动态重配置接口合并
6.13. 嵌入式调试功能
6.14. 时序收敛建议
6.15. 不支持的功能
6.16. 收发器寄存器映射
6.17. 重配置接口和动态重配置修订历史
7.5.1. 重新校准一个双工通道(PMA TX和PMA RX)
7.5.2. 仅在双工通道中重新校准PMA RX
7.5.3. 仅在双工通道中重新校准PMA TX
7.5.4. 在没有合并到同一物理通道的单工TX的情况下重新校准PMA单工RX
7.5.5. 在没有合并到同一物理通道的单工RX的情况下重新校准PMA单工TX
7.5.6. 仅重新校准单工TX合并的物理通道中的PMA单工RX
7.5.7. 仅重新校准单工RX合并的物理通道中的PMA单工TX
7.5.8. 重新校准fPLL
7.5.9. 重新校准ATX PLL
7.5.10. 当CMU PLL用作TX PLL时,重新校准CMU PLL
仅对英特尔可见 — GUID: sqh1484175293814
Ixiasoft
3.11.1.2. 实现多通道x1非绑定配置
该配置是x1非绑定情况的扩展。在下面示例中,10个通道连接到PLL IP core的两个实例。需要两个PLL实例,因为使用x1时钟网络的PLL只能跨越相同的收发器bank中的6个通道。第二个PLL实例用于对其余4个通道提供时钟。
由于10个通道没有被绑定并且没有关联,所以您可以将一个不同的PLL类型用于第二个PLL实例。也有可能使用多于两个PLL IP core并且使用不同的PLL驱动不同的通道。如果某些通道在不同的数据速率上运行,那么您需要使用不同的PLL驱动不同的通道。
图 162. 多通道x1非绑定配置的PHY IP Core和PLL IP Core连接
实现多通道x1非绑定配置的步骤:
- 选择要例化的PLL IP core (ATX PLL, fPLL或CMU PLL),然后例化PLL IP core。
- 请参考Instantiating the ATX PLL IP Core或者Instantiating the fPLL IP Core或者Instantiating the CMU PLL IP Core来了解详细步骤。
- 使用IP Parameter Editor配置PLL IP core
- 对于ATX PLL IP core,不要包含Master CGB。如果您的设计使用ATX PLL IP core和6个以上通道,那么x1 Non-Bonded Configuration不是合适的选项。当在Native PHY IP core中使用ATX PLL IP core和6个以上通道时,Multi-channel x24 Non-Bonded是所需的配置。
- 对于CMU PLL IP core,请指定参考时钟和数据速率。不需要特殊的配置规则。
- 使用IP Parameter Editor配置Native PHY IP core
- 将Native PHY IP core TX Channel bonding mode设置为Non-Bonded。
- 根据设计要求设置通道数。在此示例中,通道数被设置为10。
- 创建一个顶层封装器(wrapper)将PLL IP core连接到Native PHY IP core。
- PLL IP core的 tx_serial_clk输出端口代表高速串行时钟。
- Native PHY IP core有10个(在此示例中)tx_serial_clk input端口。每个端口与收发器通道的本地CGB的输入相对应。
- 如上图所示,将前6个tx_serial_clk input连接到第一个收发器PLL实例。
- 将其余的4个tx_serial_clk input连接到第二个收发器PLL实例。