L-Tile和H-Tile收发器PHY用户指南

ID 683621
日期 3/29/2021
Public
文档目录

3.3.5. HCLK网络

PCIe* 模式下,HCLK网络通过从fPLL或者ATX PLL驱动pll_pcie_clk来驱动PIPE接口。HCLK网络由一个三元组(一个bank中的3个通道)分隔。一个三元组中的三个通道共享ATX或者fPLL的同一个pll_pcie_clk。这意味着在同一三元组中不能布置两个独立的 PCIe* x1或者x2链路。

图 152. HCLK网络