L-Tile和H-Tile收发器PHY用户指南

ID 683621
日期 3/29/2021
Public
文档目录

4.3.1.5.2. 在CDR手动锁定模式下复位收发器

此列表中的数字与下图中的数字相对应,显示将CDR置于手动锁定模式的步骤。

  1. 确保校准已完成(rx_cal_busy为低电平),并且收发器遍历初始复位流程。rx_digitalresetrx_analogreset信号应该是低电平。rx_is_lockedtoref是don't care,可以是高电平或者低电平。rx_is_lockedtodatarx_ready信号应该是高电平,表明收发器没有处于复位。或者,完成校准后,可以直接开始于手动锁定模式下CDR。
  2. 置高rx_set_locktoref信号,将CDR切换到lock-to-reference模式。rx_is_lockedtodata状态信号被置低。如果使用用户编码复位,那么在rx_set_lockedtoref被置位同时或之后置高rx_digitalreset信号。当在自动复位模式下使用Transceiver PHY Reset Controller Intel® Stratix® 10 FPGA IP时,rx_digitalreset被自动置位。当在手动复位模式下使用Transceiver PHY Reset Controller Intel® Stratix® 10 FPGA IP时,在rx_set_lockedtoref置位后,必须手动置位rx_digitalreset
    1. 等待rx_digitalreset_stat置位,以确保rx_digitalreset在PCS中成功置位。
  3. rx_digitalreset_stat信号置位后,rx_ready状态信号被置低。
  4. CDR被锁定到参考(locked to refenence)后,置高rx_set_locktodata信号tLTR_LTD_Manual (至少15 µs),例如,在置位rx_set_lockedtodata之前,rx_is_lockedtoref应该保持在高电平并且稳定在至少t LTR_LTD_Manual (15 µs)。这需要过滤rx_is_lockedtoref上虚假的故障。rx_is_lockedtodata状态信号置位,表明CDR现在被设为LTD模式。CDR被锁定到参考后,rx_is_lockedtoref状态信号在置高rx_set_locktodata后可以是高电平或低电平,也可以被忽略。
  5. 在最小的tLTD_Manual后,置低rx_digitalreset信号。
    1. 等待rx_digitalreset_stat置低,以确保rx_digitalreset在PCS中成功置低。
  6. 如果使用Transceiver PHY Reset Controller Intel® Stratix® 10 FPGA IP,那么在rx_digitalreset信号置低后rx_ready状态信号被置位。 这表明接收器现在已准备好通过手动模式下的CDR接收数据。
图 174. CDR处在手动锁定模式时的接收器的复位流程时序图