仅对英特尔可见 — GUID: fgm1481870991554
Ixiasoft
仅对英特尔可见 — GUID: fgm1481870991554
Ixiasoft
3.1.1. ATX PLL
当直接驱动收发器时,ATX PLL仅支持整数模式。在级联模式下,ATX PLL仅支持小数模式。
输入参考时钟
这是ATX PLL的专用输入参考时钟源。
输入参考时钟可以由以下来源之一驱动。来源按性能顺序列出,第一个选项提供最高性能。
- 专用参考时钟管脚
- 参考时钟网络(包括两条新的高质量参考时钟线)
- 接收器输入管脚
输入参考时钟是一个差分信号。为实现最佳抖动性能, Intel® 建议使用专用参考时钟管脚作为输入参考时钟源。输入参考时钟必须在器件上电时保持稳定并且自由运行,以实现正确的PLL操作和PLL校准。如果参考时钟在器件上电时不可用,那么您必须在参考时钟可用时重新校准PLL。
参考时钟多路复用器(Reference Clock Multiplexer)
参考时钟(refclk)多路复用器从各种可用的参考时钟源选择PLL的参考时钟。
N计数器
N计数器对refclk mux的输出进行分频。受支持的分频因子是1、2、4和8。
相位频率检测器(PFD)
N计数器模块输出中的参考时钟(refclk)信号和M计数器模块输出中的反馈时钟(fbclk)信号用作PFD的输入。PFD的输出与refclk和fbclk输入之间的相位差异成正比。使用它将N计数器输出中的refclk信号对齐到反馈时钟(fbclk)信号。当参考时钟的下降沿出现在反馈时钟的下降沿之前时,PFD生成一个"Up"信号。相反,当反馈时钟的下降沿出现在参考时钟的下降沿之前时,PFD生成一个"Down"信号。
电荷泵与环路滤波器
电荷泵与环路滤波器(CP和LF)使用PFD输出,以生成用于VCO的控制电压。电荷泵将来自PFD的“Up”或“Down”脉冲转换成电流脉冲。电流脉冲通过一个低通滤波器被过滤到一个驱动VCO频率的控制电压。电荷泵、环路滤波器和VCO设置决定ATX PLL的带宽。
锁定检测器(Lock Detector)
当参考时钟和反馈时钟在整数模式相位对齐时,并且在小数分频模式频率对齐时,锁定检测器作出指示。锁定检测器生成一个高电平有效pll_locked信号以表明PLL被锁定到其输入参考时钟。
压控振荡器
ATX PLL中使用的电压控制振荡器(VCO)是基于LC tank的。电荷泵与环路滤波器的输出作为VCO的输入。VCO的输出频率取决于输入控制电压。
L计数器
L计数器将ATX PLL生成的差分时钟分频。L计数器不在PLL的反馈路径中。M计数器
M计数器的输出频率与N计数器的输出相同。VCO频率由下面的公式得到:VCO freq = 2 * M * input reference clock/N
在VCO到达M计数器之前,一个额外的分频器将VCO的高速串行时钟输出一分为二。
M计数器支持的分频因子为整数频率综合模式中8到127以及小数模式中的11到123的连续范围。
三角积分调制器(Delta Sigma Modulator)
仅当ATX PLL被配置为OTN和SDI协议的级联源时才支持小数分频模式。用于小数分频模式的三角积分调制器不断调节M计数器分频值从而PLL能够执行小数频率综合。小数分频模式中,M值如下:
M (integer) + K/232, 其中K是ATX PLL IP Core Parameter Editor中的Fractional multiply factor(小数分频乘法因子,K)。
K的合法值的范围从232 的1%到99%,您只能在 Intel® Quartus® Prime Pro Edition中的ATX PLL IP Core Parameter Editor中手动输入K的合法值。
当ATX PLL在小数分频模式下配置时,输出频率不能准确。由于K值为32-bit分辨率,对一个7 Ghz VCO频率转换成1.63 Hz步进时,并非所有的小数分频值都能如愿实现。