L-Tile和H-Tile收发器PHY用户指南

ID 683621
日期 3/29/2021
Public
文档目录

6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)

您应该在同一Native PHY,Transmit PLL IP core或者两个Parameter Editor中使能多个配置或设置文件来执行动态重配置。这使IP Parameter Editor能够创建、存储和分析多个配置或设置文件的参数设置。
注: Core描述中的fPLL不支持动态重配置功能。

当使能多个重配置设置文件功能时,Native PHY,Transmit PLL或者两个IP core可以对所有设置文件(profile)生成所需格式(SystemVerilog封装、MIF或C header文件)的配置文件。这些配置文件位于IP实例的<IP instance name>/reconfig/子文件夹中,其中配置设置文件索引添加到文件名。例如:Profile 0的配置文件存储为<filename_CFG0.sv> Intel® Quartus® Prime Timing Analyzer包括基于初始和目标设置文件的所配置所需的时序路径。您可以生成简化的配置文件,其中仅包含多个配置的设置文件之间的不同属性。对于Native PHY/Transmit PLL IP core的每个实例,一次最多可创建8个重配置设置文件(Profile 0到Profile 7)。

注: 所选配置的EMIB地址和比特设置位于Native PHY IP生成的配置文件中。

Native PHY IP生成的配置文件也包含在Native PHY IP Parameter Editor的Analog PMA settings选项卡中指定的PMA模拟设置。在Native PHY IP Parameter Editor中选择的模拟设置用于在所选配置文件中包含这些设置及其相关设置。

关于使用IP指导的重配置流程和使能的多个重配置设置文件执行动态重配置的完整列表,请参考"执行动态重配置的步骤"。

要执行PMA重配置(例如:TX PLL切换、CGB分频器切换或参考时钟切换),您必须使用“执行动态重配置的步骤”中描述的流程。

您可以使用多个重配置设置文件功能,而无需使用嵌入式重配置流传输器(streamer)功能。当单独使用多个重配置设置文件功能时,您必须编写用户逻辑以在从一个配置文件移动到另一个配置文件时重配置设计文件之间的所有不同条目。

注: 您必须确保Native PHY IP和Transmit PLL IP Core Parameter Editor中的所有设置文件都没有给出错误信息,否则,IP生成会失败。Native PHY IP core和Transmit PLL IP core仅动态地验证当前活动的设置文件。例如:如果在Native PHY IP或者Transmit PLL IP Core Parameter Editor中存储一个包含错误信息的设置文件,并加载另一个不含任何错误信息的设置文件,那么错误信息会在IP中消失。您可以生成IP,但会失败。关于每个设置文件的时序收敛,请参考"时序收敛建议"部分。