仅对英特尔可见 — GUID: xwt1484328283006
Ixiasoft
2.3.1. 协议预置
2.3.2. GXT通道
2.3.3. 常规参数和数据通道参数
2.3.4. PMA参数
2.3.5. PCS-Core接口参数
2.3.6. 模拟PMA设置参数
2.3.7. Enhanced PCS参数
2.3.8. Standard PCS参数
2.3.9. PCS Direct数据通路参数
2.3.10. 动态重配置参数
2.3.11. 生成选项参数
2.3.12. PMA,校准和复位端口
2.3.13. PCS-Core接口端口
2.3.14. 增强PCS端口
2.3.15. 标准PCS端口
2.3.16. 收发器PHY PCS-to-Core接口参考端口映射
2.3.17. IP Core文件位置
2.5.1.1. PIPE的收发器通道数据通路
2.5.1.2. 支持的PIPE特性
2.5.1.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.5.1.4. 如何在 Intel® Stratix® 10收发器中实现PCI Express (PIPE)
2.5.1.5. PIPE的Native PHY IP Core参数设置
2.5.1.6. 用于PIPE的fPLL IP Core参数设置
2.5.1.7. 用于PIPE的ATX PLL IP Core参数设置
2.5.1.8. 用于PIPE的Native PHY IP Core端口
2.5.1.9. 用于PIPE的fPLL端口
2.5.1.10. 用于PIPE的ATX PLL端口
2.5.1.11. 到TX去加重的预置映射(Preset Mappings to TX De-emphasis)
2.5.1.12. 如何对PIPE配置布局通道
2.5.1.13. Gen3的链路均衡
2.5.1.14. 时序收敛建议
6.1. 重配置通道和PLL模块
6.2. 与重配置接口进行交互
6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)
6.4. 仲裁(arbitration)
6.5. 动态重配置的建议
6.6. 执行动态重配置的步骤
6.7. 直接重配置流程
6.8. Native PHY IP或PLL IP Core指导的重配置流程
6.9. 特殊情况的重配置流程
6.10. 更改模拟PMA设置
6.11. 端口和参数
6.12. 多个IP模块之间的动态重配置接口合并
6.13. 嵌入式调试功能
6.14. 时序收敛建议
6.15. 不支持的功能
6.16. 收发器寄存器映射
6.17. 重配置接口和动态重配置修订历史
7.5.1. 重新校准一个双工通道(PMA TX和PMA RX)
7.5.2. 仅在双工通道中重新校准PMA RX
7.5.3. 仅在双工通道中重新校准PMA TX
7.5.4. 在没有合并到同一物理通道的单工TX的情况下重新校准PMA单工RX
7.5.5. 在没有合并到同一物理通道的单工RX的情况下重新校准PMA单工TX
7.5.6. 仅重新校准单工TX合并的物理通道中的PMA单工RX
7.5.7. 仅重新校准单工RX合并的物理通道中的PMA单工TX
7.5.8. 重新校准fPLL
7.5.9. 重新校准ATX PLL
7.5.10. 当CMU PLL用作TX PLL时,重新校准CMU PLL
仅对英特尔可见 — GUID: xwt1484328283006
Ixiasoft
2.5.1.12.1. 绑定配置中的主通道(Master Channel in Bonded Configurations)
对于PCIe,TX PMA和PCS绑定都必须使能。无需指定PMA Master Channel,因为硬件中包含单独的Master CGB。然而,必须通过Native PHY IP Parameter Editor指定PCS Master Channel。您可以执行以下其中一个操作:
- 通过Logical PCS Master Channel参数指定PCS Master Channel。当您任选其中一个数据通道(绑定组中的一部分)作为逻辑PCS Master Channel时,必须确保逻辑PCS master channel对齐于特定收发器bank中的 Physical Channel 1或4。
- 在Logical PCS Master Channel参数中选择AUTO。这将根据表 115选择逻辑PCS master channel。收发器Native PHY IP自动选择中心通道作为master PCS channel。这将最小化绑定组的总起始延迟。当使用AUTO选择时,如果所选的Logical PCS master channel与bank的Physical Channel 1 or 4不对齐,那么fitter会发出错误消息。
注: 自动速度协商(ASN)模块和Master CGB连接仅在特定收发器bank中的通道1和4的硬件中可用。
PIPE配置 | 逻辑PCS Master Channel # (默认) |
---|---|
x1 | 0 |
x2 | 1 39 |
x4 | 239 |
x8 | 4 39 |
x16 | 8 39 |
下图显示默认的配置:
图 110. x2配置
图 111. x4配置下图显示了放置4个绑定通道的方式。在本例中,逻辑PCS Master Channel 2必须指定为bank 0的Physical Channel 4。
图 112. x8配置对于x8配置,Intel建议您选择距离最远从通道少于4个通道的主通道。
图 113. x16配置对于x16配置,Intel建议您选择距离最远从通道最多8个通道的主通道。
图 114. x4备用配置下图显示了放置4个绑定通道的备用方式。在本例中,逻辑PCS Master Channel 2必须指定为bank 1的Physical Channel 1。
39 确保Logical PCS Master Channel与指定收发器bank中的Physical Channel 1或4对齐。