仅对英特尔可见 — GUID: lkg1481872765219
Ixiasoft
2.3.1. 协议预置
2.3.2. GXT通道
2.3.3. 常规参数和数据通道参数
2.3.4. PMA参数
2.3.5. PCS-Core接口参数
2.3.6. 模拟PMA设置参数
2.3.7. Enhanced PCS参数
2.3.8. Standard PCS参数
2.3.9. PCS Direct数据通路参数
2.3.10. 动态重配置参数
2.3.11. 生成选项参数
2.3.12. PMA,校准和复位端口
2.3.13. PCS-Core接口端口
2.3.14. 增强PCS端口
2.3.15. 标准PCS端口
2.3.16. 收发器PHY PCS-to-Core接口参考端口映射
2.3.17. IP Core文件位置
2.5.1.1. PIPE的收发器通道数据通路
2.5.1.2. 支持的PIPE特性
2.5.1.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.5.1.4. 如何在 Intel® Stratix® 10收发器中实现PCI Express (PIPE)
2.5.1.5. PIPE的Native PHY IP Core参数设置
2.5.1.6. 用于PIPE的fPLL IP Core参数设置
2.5.1.7. 用于PIPE的ATX PLL IP Core参数设置
2.5.1.8. 用于PIPE的Native PHY IP Core端口
2.5.1.9. 用于PIPE的fPLL端口
2.5.1.10. 用于PIPE的ATX PLL端口
2.5.1.11. 到TX去加重的预置映射(Preset Mappings to TX De-emphasis)
2.5.1.12. 如何对PIPE配置布局通道
2.5.1.13. Gen3的链路均衡
2.5.1.14. 时序收敛建议
6.1. 重配置通道和PLL模块
6.2. 与重配置接口进行交互
6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)
6.4. 仲裁(arbitration)
6.5. 动态重配置的建议
6.6. 执行动态重配置的步骤
6.7. 直接重配置流程
6.8. Native PHY IP或PLL IP Core指导的重配置流程
6.9. 特殊情况的重配置流程
6.10. 更改模拟PMA设置
6.11. 端口和参数
6.12. 多个IP模块之间的动态重配置接口合并
6.13. 嵌入式调试功能
6.14. 时序收敛建议
6.15. 不支持的功能
6.16. 收发器寄存器映射
6.17. 重配置接口和动态重配置修订历史
7.5.1. 重新校准一个双工通道(PMA TX和PMA RX)
7.5.2. 仅在双工通道中重新校准PMA RX
7.5.3. 仅在双工通道中重新校准PMA TX
7.5.4. 在没有合并到同一物理通道的单工TX的情况下重新校准PMA单工RX
7.5.5. 在没有合并到同一物理通道的单工RX的情况下重新校准PMA单工TX
7.5.6. 仅重新校准单工TX合并的物理通道中的PMA单工RX
7.5.7. 仅重新校准单工RX合并的物理通道中的PMA单工TX
7.5.8. 重新校准fPLL
7.5.9. 重新校准ATX PLL
7.5.10. 当CMU PLL用作TX PLL时,重新校准CMU PLL
仅对英特尔可见 — GUID: lkg1481872765219
Ixiasoft
3.5. FPGA架构-收发器接口时钟
FPGA架构-收发器接口包含从FPGA架构到收发器的时钟信号以及从收发器到FPGA架构的时钟信号。
发送器通道将一个并行输出时钟tx_clkout转发到FPGA架构中,以便对发送器数据和控制信号提高时钟。接收器通道将一个并行输出时钟rx_clkout转发到FPGA架构,以便对接收器到FPGA架构的数据和状态信号提供时钟。根据接收器通道配置,并行输出时钟从接收器串行数据或rx_clkout时钟恢复(没有速率匹配器的配置中)或从tx_clkout时钟恢复(有速率匹配器的配置中)。
图 154. FPGA架构—收发器接口时钟(Standard PCS示例)
Standard PCS和Enhanced PCS tx_clkout和tx_clkout2输出可有以下源进行驱动:
- PCS clkout (tx)
- PCS clkout x2 (tx)
- pma_div_clkout (tx)
Standard PCS和Enhanced PCS rx_clkout和rx_clkout2输出可有以下源进行驱动:
- PCS clkout (RX)
- PCS clkout x2 (RX)
- pma_div_clkout (RX)
例如,如果使用66:40比率的Enhanced PCS Gearbox,那么您可以使用divide-by-33比率的tx_pma_div_clkout对TX FIFO的写入端提供时钟,而不是使用PLL生成所需的时钟频率或者使用一个外部时钟源。