L-Tile和H-Tile收发器PHY用户指南

ID 683621
日期 3/29/2021
Public
文档目录

6.3.1. 配置文件

Intel® Stratix® 10L-Tile/H-Tile Transceiver Native PHY和Transmit PLL IP core使您可以选择将为IP实例指定的参数另存为配置文件。 配置文件存储此特定IP实例的地址和数据值。

在IP生成期间生成配置文件,位于IP实例的<IP instance name>/reconfig/子文件夹中。配置适数据有以下格式:

  • SystemVerilog packages: <name>.sv
  • C Header files: <name>.h
  • Memory Initialization File (MIF): <name>.mif

在Transceiver Native PHY或Transmit PLL参数编辑器的Dynamic Reconfiguration选项卡上选择一个或多个配置文件格式来存储配置数据。为特定IP实例生成的所有配置文件都包含相同的地址和数据值。这些配置文件的内容可用于从一个收发器PLL配置重配置为另一种收发器配置。

注: 所选配置的EMIB地址和比特设置位于Native PHY IP生成的配置文件中。

Native PHY IP生成的配置文件也包含在Native PHY IP Parameter Editor的Analog PMA settings选项卡中指定的PMA模拟设置。在Native PHY IP Parameter Editor中选择的模拟设置用于在所选配置文件中包含这些设置及其相关设置。

SystemVerilog配置文件

    27'h008FF04, 	
// [26:16]-DPRIO address=0x008;
// [15:8]-bit mask=0xFF; 
// [7:7]- hssi_tx_pcs_pma_interface_pldif_datawidth_mode=pldif_data_10bit(1'h0); 
// [6:5]-hssi_tx_pcs_pma_interface_tx_pma_data_sel=ten_g_pcs(2'h0); 
// [4:4]-hssi_tx_pcs_pma_interface_prbs_gen_pat=prbs_gen_dis(1'h0); 
// [3:0]-hssi_tx_pcs_pma_interface_sq_wave_num=sq_wave_default(4'h4);
…

localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_VALUE = "pldif_data_10bit";
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_OFST = 8;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_OFST = 7;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_HIGH = 7;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_SIZE = 1;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_BITMASK = 
	32'h00000080;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_VALMASK = 
	32'h00000000;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_VALUE = 1'h0;
注: DPRIO是指 Avalon® memory-mapped interface寄存器。
SystemVerilog配置文件包含两个部分。第一部分由一个27-bit十六进制值的数据阵列组成。第二部分由参数值组成。对于数据阵列,每个27-bit十六进制值与描述各个比特位置的备注相关联。
表 155.  SystemVerilog配置文件行的映射
比特位置 说明
[26:16] 通道或PLL地址。
[15:8] 通道或PLL比特掩码。比特掩码显示在Transceiver Native PHY或Transmit PLL IP core中配置的比特。
[7:0] 功能比特值。

例如:27'h008FF04的值代表0x008的地址和0xFF的比特掩码。位于地址0x008上的四个功能分别为:

  • hssi_tx_pcs_pma_interface_pldif_datawidth_mode with a value of 1'h0
  • hssi_tx_pcs_pma_interface_tx_pma_data_sel with a value of 2'h0
  • hssi_tx_pcs_pma_interface_prbs_gen_pat with a value of 1'h0
  • hssi_tx_pcs_pma_interface_sq_wave_num with a value of 4'h4

写入到地址0x008的bit 7会更改hssi_tx_pcs_pma_interface_pldif_datawidth_mode的功能。

MIF文件和C header文件的设置方式与SystemVerilog封装文件类似。多个收发器功能可能位于同一地址。同样,一个单一收发器功能可能跨越多个地址。

您可以生成收发器Native PHY IP Core,PLL IP Core或两者的多个配置(最多8个)。一个配置定义基本收发器或PLL配置,另一个配置定义修改的配置或目标配置。根据下表使用IP Parameter Editor来创建Transceiver Native PHY或PLL IP core的基本配置或修改的配置。

表 156.  收发器Native PHY或PLL IP参数(基本配置和修改的配置)
Native PHY或PLL实例 所需要的参数设置 保存位置

基本配置

  • 对于Native PHY IP core,请点击Interface Protocols > Transceiver PHY > Intel® Stratix® 10 L-Tile/H-Tile Transceiver Native PHY。或者,在PLL下选择其中一个受支持的transmit PLL IP core。使能基本配置所需的全部选项,例如数据速率,PCS选项和PMA选项。
  • 使能修改的配置要使用的所有端口。例如:如果在基本配置中不需要bitslip功能,但在修改后的配置中则需要此功能,则必须使能tx_std_bitslipboundarysel端口。要在Standard PCS、Enhanced PCS和PCS Direct之间进行重配置,需要打开Enable datapath and interface reconfigurationTransceiver configuration rules定义了PHY实例的初始模式。
  • Dynamic Reconfiguration选项卡上,打开Enable dynamic reconfiguration并指定Configuration Options

此流程要求打开Configuration file选项。

  • <Native PHY Base Instance Name> /reconfig/altera_xcvr_native_s10_reconfig_parameters.sv包含该收发器配置的所有收发器寄存器地址及其比特值。

或者

  • <PLL Base Instance Name> /reconfig/altera_xcvr_<type>_pll_s10_reconfig_parameters.sv包含该PLL配置的所有PLL寄存器地址及其比特值。

修改的配置

  • 点击Interface Protocols > Transceiver PHY > Intel® Stratix® 10 L-Tile/H-Tile Transceiver Native PHY。或者,在PLL下选择其中一个受支持的transmit PLL IP core。使能修改的配置所需的全部选项,例如数据速率,PCS选项和PMA选项。
  • 使能修改的配置使用的所有端口。要在Standard PCS、Enhanced PCS和PCS Direct之间进行重配置,需要使能Enable datapath and interface reconfigurationTransceiver configuration rules定义了PHY实例的模式。
  • Dynamic Reconfiguration选项卡上,打开Enable dynamic reconfiguration并指定与基本实例相同的Configuration Options
  • <Native PHY Modified Instance Name> /reconfig/altera_xcvr_native_s10_reconfig_parameters.sv包含该收发器配置的所有收发器寄存器地址及其比特值。

或者

  • <PLL Modified Instance Name> /reconfig/altera_xcvr_<type>_pll_s10_reconfig_parameters.sv包含该PLL配置的所有PLL寄存器地址及其比特值。
注: 您可以在相同和不同的文件夹中生成基本配置文件和修改的配置文件。如果使用相同文件夹,则每个配置名必须是唯一的。

Intel® 建议在对Native PHY IP core,transmit PLL IP core或者两者执行动态重配置时遵照"执行动态重配置的步骤"一节中所述的流程。