L-Tile和H-Tile收发器PHY用户指南

ID 683621
日期 3/29/2021
Public
文档目录

5.10. Intel® Stratix® 10 L-Tile/H-Tile收发器PHY体系结构修订历史

文档版本 修订内容
2021.03.29
  • 更新了Byte Serializer Effects on Data Propagation at the RX Side部分中scenario (C)的描述。
2020.10.05 作了如下变更:
  • 阐明以下内容:对于RX Core FIFO basic模式,当rx_fifo_pempty信号置低时必须置位rx_enh_read_en信号。
2020.03.03 作了如下变更:
  • 更新了下图,明确了rx_clkout是由CDR驱动的。
    • Enhanced PCS Datapath Diagram
    • Standard PCS Datapath Diagram
    • Gen3 PCS Block Diagram
  • 阐明了对L-Tile的ODI支持。
2019.03.22 作了如下变更:
  • 更新了"Serial Loopback Mode","Pre-CDR Reverse Serial Loopback Mode"和"Post-CDR Reverse Serial Loopback Mode"图。
2018.07.06 作了如下变更:
  • 添加了"Loopback Modes"部分的一个注释。
  • 在"Enhanced PCS Architecture"部分中阐明了GX通道的数据速率。
  • 在"On-die Instrumentation"部分中添加了一个注释,描述了L-Tile器件中的ODI支持。
2018.03.16 作了如下变更:
  • 更改了"Transmitter Buffer"部分中可编程抽头的数量。
  • 更改了"Rate Match FIFO"部分中速率匹配FIFO描述。
  • 增添了"Byte Ordering Register-Transfer Level (RTL)"部分。
  • 增添了"Byte Serializer Effects on Data Propagation at the RX Side"部分。
  • 增添了"ModelSim Byte Ordering Analysis"部分。
2017.08.11 作了如下变更:
  • 在"Receiver Buffer"和"On-Die Instrumentation"部分中添加了注释:仅对H-Tile支持ODI。
2017.06.06 作了如下变更:
  • 删除了"Transmitter Buffer"部分中的QPI配置。
  • 添加了"PRBS Generator and PRBS Verifier"部分。
  • 从"Standard PCS Architecture"中删除了"PRBS Generator"部分。
  • 从"Standard PCS Architecture"中删除了"PRBS Verifier"部分。
  • 在"Programmable Differential On-Chip Termination (OCT)"部分中添加了关于接收器终端的说明。
  • 在"Programmable Pre-Emphasis"部分中添加了Stratix 10 H-Tile Pre-emphasis and Output Swing Estimator的链接。
  • 更新了"Receiver Buffer"图。
  • 添加了"Effect of AC Gain on the Frequency Response"图。
  • 添加了"Effect of EQ Gain on the Frequency Response"图。
  • 在"Interlaken Frame Generator"图中,将"66 Bit Blocks"更改成"67 Bit Blocks"。
  • 增添了"Square-wave Generator"部分。
2017.02.17 作了如下变更:
  • 在"Polarity Inversion Feature"部分中增添了Enable tx_polinv port选项。
2016.12.21 首次发布。