L-Tile和H-Tile收发器PHY用户指南

ID 683621
日期 3/29/2021
Public
文档目录

2.3. 配置Native PHY IP Core

本节对Intel提供的Transceiver Native PHY IP core作了介绍。此Native PHY IP core 是主要的设计输入工具,提供了对 Intel® Stratix® 10收发器PHY功能的直接访问。

使用Native PHY IP core对您的协议实现配置收发器PHY。要例化IP,请选择 Intel® Stratix® 10器件系列,点击Tools > IP Catalog选择您的IP内核类型。使用Parameter Editor指定IP参数,对协议实现配置PHY IP。要快速配置PHY IP,选择一个与您的协议配置匹配的预置(preset)作为起点。预置是PHY IP配置设置,用于存储在IP Parameter Editor中的各种协议。 在下面的Presets部分中详细介绍了预置。

您也可以通过选择相应的Transceiver Configuration Rule(收发器配置规则)来配置PHY IP。收发器配置规则检查收发器PHY层中的PCS和PMA模块组合的有效性,并报告关于无效设置的错误或警告信息。

使用Native PHY IP core对以下其中一个PCS选项进行例化:

  • Standard PCS
  • Enhanced PCS
  • PCIe Gen3 PCS
  • PCS Direct

PHY IP内核根据您选择的Transceiver Configuration Rule来选择相应的PCS。请参考How to Place Channels for PIPE Configuration部分或者PCIe解决方案指南来了解收发器通道(位于具有支持Gen3的PCI Express接口的活动bank的旁边)布局的限制。

Parameter Editor中配置PHY IP core后,点击Generate HDL输出IP实例。通过IP实例生成的顶层文件包括用于配置的所有端口。在您的设计中,使用这些端口连接PHY IP core到PLL IP core,复位控制器IP core和其他IP core。

图 23. Native PHY IP Core端口和功能模块
图 24. Native PHY IP Core Parameter Editor
注: 尽管 Intel® Quartus® Prime Pro Edition软件提供合法性检查,但所支持的FPGA架构到PCS接口宽度和所支持的数据速率还是待定表征。