仅对英特尔可见 — GUID: mwh1410383917514
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383917514
Ixiasoft
2.6.8.5.4. 具有目地时钟偏斜的相同频率时钟
在此示例中,源时钟和目地时钟有相同的频率,但目地时钟通过正相移进行偏移。源时钟和目地时钟的周期均为10 ns。目地时钟相对于源时钟有2 ns的正相移。
以下示例显示了一个包括相同频率时钟和目地时钟偏移的设计。
图 142. 具有目地时钟偏移的相同频率时钟图
以下时序图显示了Timing Analyzer执行的默认设置检查分析。
图 143. 设置时序图
图 144. Setup Check计算
显示的设置关系过于悲观(pessimistic),并不是典型设计所需的设置关系。要调整默认分析,请分配值为2的结束多周期设置异常。以下显示了调整默认分析的多周期异常:
多周期约束
set_multicycle_path -from [get_clocks clk_src] -to [get_clocks clk_dst] \ -setup -end 2
以下时序图显示了此示例的首选设置关系:
图 145. 首选的设置关系
以下时序图显示了Timing Analyzer执行的默认保持检查分析,结束多周期设置值为2。
图 146. 默认保持检查(Default Hold Check)
图 147. Hold Check计算
在此示例中,默认保持分析返回首选保持要求,并且不需要多周期保持异常。
如果相移为–2 ns,那么进行相关的建立和保持分析。在此示例中,对2 ns负相移的默认保持分析是正确的,并且不需要多周期异常。
图 148. 负相移(Negative Phase Shift)下图显示了-2 ns负相移的设置和保持分析的示例。在此示例中,默认的设置和保持分析是正确的,并且不需要多周期异常。