仅对英特尔可见 — GUID: mwh1410383571358
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383571358
Ixiasoft
1.2.2. 时钟设置分析
要执行时钟设置检查,Timing Analyzer通过分析每个寄存器到寄存器路径的每个启动沿和锁存沿来确定设置关系。
对于目地寄存器上的每个锁存沿,Timing Analyzer使用源寄存器上最接近的前一个时钟沿作为启动沿。下图显示了两种设置关系,设置A和设置B。对于10 ns上的锁存沿,用作启动沿的最近时钟在3 ns上,并有设置A标签。对于20 ns上的锁存沿,用作启动沿的最近时钟在19 ns上,并有设置B标签。Timing Analyzer对最具限制性的设置关系进行分析,在这种情况下为设置B;如果此关系符合设计要求,那么默认情况下设置A符合要求。
图 7. 设置检查
Timing Analyzer将时钟设置检查的结果作为slack值进行报告。 slack是一个电路满足时序要求或者不满足时序要求的余量(margin)。正slack表示电路满足要求的余量。负slack表示电路未满足要求的余量。
图 8. 内部寄存器到寄存器路径的时钟设置slack
Timing Analyzer在计算数据到达时间时使用最大延迟进行设置检查,在计算数据所需时间时使用最小延迟。最大到达路径延迟与最小所需路径延迟之间的某些差异可以通过路径误差移除(path pessimism removal)来恢复,如Timing Pessimism(时序误差)所述。
图 9. 从输入端口到内部寄存器的时钟设置slack
图 10. 从内部寄存器到输出端口的时钟设置slack