仅对英特尔可见 — GUID: mwh1410383612385
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383612385
Ixiasoft
1.2.5. 多周期路径分析
多周期路径是需要对默认的设置时间或保持时间关系进行异常处理的数据路径,以便进行正确的分析。例如,一个寄存器需要在每第二或第三个上升时钟沿上捕获数据(多周期异常),而不是要求在每个时钟沿上捕获数据(默认分析)。
一个多周期路径出现在一个乘法器的输入寄存器和一个输出寄存器之间,输出寄存器的目的地在每隔一个时钟边沿锁存数据。
图 19. 多周期路径
寄存器到寄存器路径用于默认的设置和保持关系。此外,对于源和目的时钟的相应时序图和默认设置和保持关系,当源时钟src_clk的周期为10 ns,目的时钟dst_clk的周期为5 ns。默认设置关系为5 ns;默认保持关系为0 ns。
图 20. 寄存器到寄存器路径和默认设置和保持时序图
为满足系统要求,您可以通过对寄存器到寄存器路径指定多周期时序约束来修改默认设置和保持关系。
图 21. 寄存器到寄存器路径
异常(exception)的multicycle setup assignment值为2,以使用第二个出现的锁存沿;在此实例中,从默认值5 ns到10 ns。
图 22. 修改后的设置图