仅对英特尔可见 — GUID: mwh1410383550232
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383550232
Ixiasoft
1.2.1.3. 数据和时钟到达时间
Timing Analyzer识别路径类型后,Timing Analyzer能够报告寄存器管脚上的数据和时钟到达时间。
Timing Analyzer通过将启动沿时间加入到从时钟源到源寄存器的时钟管脚的延迟,源寄存器的微时钟到输出延迟(µtCO),从源寄存器的数据输出(Q)到目的寄存器的数据输出(D)的延迟来计算数据到达时间。
Timing Analyzer通过将锁存沿时间加上目的寄存器的时钟端口与时钟管脚之间的延迟总和来计算数据所需时间。它包括时钟端口缓冲延迟,然后减去目的寄存器的微设置时间( µtSU)(或者加上微保持时间)。其中µtSU是FPGA中内部寄存器的固有设置时间。
图 4. 数据到达和数据所需时间
数据到达和数据所需时间的基本计算,包括启动沿和锁存沿。
图 5. 数据到达和数据所需时间公式