仅对英特尔可见 — GUID: mwh1410383962373
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383962373
Ixiasoft
2.6.8.5.6. 目地时钟频率是带偏移的源时钟频率的倍数
此示例是前两个示例的组合。目地时钟频率是源时钟频率的整数倍,目地时钟有一个正相移。目地时钟频率为5 ns,源时钟频率为10 ns。目地时钟相对于源时钟也有2 ns的正偏移。目地时钟频率可以是源时钟频率的整数倍。当PLL在目地时钟上生成具有相移的两个时钟时,目地时钟频率可以有偏移。
以下示例显示了一个设计,其中目地时钟频率是带偏移的源时钟频率的倍数。
图 155. 目地时钟是带偏移的源时钟的倍数
Timing Analyzer执行的默认设置检查分析的时序图。
图 156. 设置时序图
图 157. Setup Check计算
此示例中的设置关系表明数据不需要在edge one进行采集,而是需要在edge three进行采集;因此,您可以放宽(relax)设置要求。要调整默认分析,需要将锁存沿移位两个时钟周期,并指定一个值为3的结束多周期设置异常。
多周期异常调整此示例中的默认分析:
多周期约束
set_multicycle_path -from [get_clocks clk_src] -to [get_clocks clk_dst] \ -setup -end 3
以下时序图显示了此示例的首选设置关系:
图 158. 首选的设置分析
以下时序图显示了Timing Analyzer执行的默认保持检查分析,结束多周期设置值为3:
图 159. 默认保持检查(Default Hold Check)
图 160. Hold Check计算
在此示例中,hold check one太具约束性。数据由0 ns上的边沿启动,并且必须根据前一个锁存沿在2 ns采集的数据进行检查。您可以使用值为1的multicycle hold assignment对此进行纠正。