仅对英特尔可见 — GUID: mwh1410383613824
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383613824
Ixiasoft
1.2.6. 亚稳性分析(Metastability Analysis)
当信号在无关或异步时钟域中的电路之间传输时,由于信号没有满足设置和保持时间要求,因此可能会出现亚稳性问题。
为了最小化由亚稳态引起的故障,电路设计人员通常在目地时钟域中使用一系列寄存器(也称为同步寄存器链或同步器)来将数据信号重新同步到新的时钟域。
平均故障间隔时间(MTBF)是对由亚稳态引起的故障实例之间的平均时间估算。
Timing Analyzer分析设计中亚稳态的可能性,计算同步寄存器链的MTBF。Timing Analyzer然后根据设计包含的同步链对整个设计的MTBF进行估算。
除了报告在设计中找到的同步寄存器链之外, Intel® Quartus® Prime软件还可以保护这些寄存器免受可能对MTBF产生负面影响的优化,例如寄存器复制和逻辑时序。如果MTBF太低, Intel® Quartus® Prime软件还可以优化设计的MTBF。