仅对英特尔可见 — GUID: mwh1410383659802
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383659802
Ixiasoft
2.5. 第4步:分析时序报告
分析期间,Timing Analyzer检验设计中的时序路径,计算每条路径上传播延迟,检查时序约束违规,并将时序结果报告为positive slack或者negative slack。positive slack表示时序要求得到满足。
Timing Analyzer提供非常精细的报告和分析功能,识别并纠正时序路径中的违规。生成时序报告以查看如何最佳地优化设计中的关键路径。如果修改,删除或添加约束,那么要重新运行时序分析。此迭代过程有助于解决设计中的时序违规问题。
图 43. Timing Analyzer用红色显示故障路径
指示时序性能失败的报告以红色文本显示,通过的报告以黑色文本显示。金黄色问号图标表示生成后由于SDC变更而过时的报告。重新生成这些报告以显示最新数据。
以下部分描述了如何生成各种用于分析的时序报告。