仅对英特尔可见 — GUID: mwh1410383748294
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383748294
Ixiasoft
2.6.6.2. 输出约束(set_output_delay)
输出约束对设计中的所有输出端口指定器件的所有外部延迟。
set_output_delay -clock { clock } -clock_fall -rise -max 2 foo
使用Set Output Delay (set_output_delay)约束指定外部输出延迟要求。指定 Clock name (-clock)以引用虚拟或实际时钟。指定时钟时,时钟定义输出端口的锁存时钟。Timing Analyzer自动确定启动输出数据的器件内部的启动时钟,因为器件中的所有时钟都已定义。下图是引用虚拟时钟的输出延迟的示例。
图 119. 输出延迟图
图 120. 输出延迟计算
如果您的设计包含分区边界端口,那么您可以使用-blackbox选项和set_output_delay来分配输出延迟。-blackbox选项创建一个与边界端口同名的新keeper timing节点。该新节点允许通过原始边界端口传播时序路径,并用作set_output_delay约束。使用get_keepers命令时,将显示新的keeper timing节点。
您可以使用remove_output_delay -blackbox删除黑匣子约束(blackbox constraint)。