仅对英特尔可见 — GUID: mwh1410383806457
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383806457
Ixiasoft
1.2.5.1. 多周期时钟保持
时钟启动沿和锁存沿之间的时钟周期数定义了设置关系。
默认情况下,Timing Analyzer执行单周期路径分析。当分析路径时,Timing Analyzer执行两次保持检查。第一次保持检查确定当前启动沿启动的数据未被先前锁存沿采集。第二次保持检查确定当前锁存沿没有采集下一个启动沿启动的数据。Timing Analyzer仅对最具限制性的保持检查进行报告。Timing Analyzer通过比较启动沿和锁存沿来计算保持检查。
图 23. 保持检查(Hold Check)Timing Analyzer使用以下计算来确定保持检查:
启动多周期保持约束(start multicycle hold assignment)通过将启动沿上指定的时钟周期数移动到默认启动沿的右侧来修改源时钟的启动沿。下图显示了start multicycle hold (SMH) assignment的不同值和生成的启动沿。
图 24. 启动多周期保持值(Start Multicycle Hold Values)
结束多周期保持约束(end multicycle hold assignment)通过将锁存沿上指定的时钟周期数移动到默认锁存沿的左侧来修改目的时钟的锁存沿。下图显示了end multicycle hold (EMH) assignment的不同值和生成的锁存沿。
图 25. 结束多周期保持值(End Multicycle Hold Values)
图 26. Timing Analyzer报告的结束多周期保持值(End Multicycle Hold Values) 以下显示了Timing Analyzer报告的负保持关系的保持关系: