仅对英特尔可见 — GUID: mwh1410383675752
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383675752
Ixiasoft
2.7.2.1. 通配符
要将约束应用于设计中的多个节点,请使用“*”和“?”通配符。“*”通配符匹配任何字符串;“?”通配符匹配任何单个字符。
如果对节点reg*应用约束,那么Timing Analyzer会搜索约束并将约束应用到与前缀reg和任意数量的以下字符匹配的所有设计节点,例如:lreg,reg1,reg [2],regbank和reg12bank 。
如果将约束应用于指定为reg?的节点,那么Timing Analyzer搜索并将约束应用于与前缀reg和以下任何单字符匹配的所有设计节点;例如:reg1,rega和reg4。