仅对英特尔可见 — GUID: mwh1412203468309
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1412203468309
Ixiasoft
2.6.1.3. Derive Clock Uncertainty (derive_clock_uncertainty)
Derive Clock Uncertainty (derive_clock_uncertainty)约束对设计中的时钟到时钟传输应用设置和保持时钟不确定性。这种不确定性代表了PLL抖动,时钟树抖动和其他不确定因素等特性。
通过使能Add clock uncertainty assignment (-add)可以从任何Set Clock Uncertainty (set_clock_uncertainty)约束添加时钟不确定性值。您可以Overwrite existing clock uncertainty assignments (-overwrite)任何set_clock_uncertainty约束。
create_clock -period 10.0 -name fpga_sys_clk [get_ports fpga_sys_clk] \ derive_clock_uncertainty -add - overwrite
如果从.sdc文件中省略derive_clock_uncertainty,那么Timing Analyzer会生成一条消息。
相关信息