仅对英特尔可见 — GUID: hgk1551461482264
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: hgk1551461482264
Ixiasoft
2.5.3. 从Timing Analyzer运行Design Assistant
当优化时序路径和其他时序条件时,您可以直接从Timing Analyzer运行Design Assistant来提供帮助。当从Timing Analyzer运行Design Assistant时,Design Assistant被预设为仅检查与时序分析相关的规则。
请按照以下步骤从Timing Analyzer运行Design Assistant:
- 通过至少Compiler的Plan阶段来编译设计。
- 从Compilation Dashboard打开Timing Analyzer (Compiler阶段)
- 在Timing Analyzer中,点击Reports > Design Assistant > Report DRC...。然后Report DRC(设计规则检查)对话框打开。
- 在Rules下,通过删除复选标记来禁用那些对分析不重要的规则。
- 考虑是否在Parameters域中调整规则参数值。
图 82. Report DRC (设计规则检查)对话框
- 确认Report panel name并可选择指定一个输出File name。
- 点击Run。Results报告生成并出现在Report窗格和主Compilation Report中。
图 83. Timing Analyzer Report窗格中的Design Assistant报告