仅对英特尔可见 — GUID: mwh1410383731957
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383731957
Ixiasoft
2.6.5.6.1. Set Clock Latency (set_clock_latency)
Set Clock Latency (set_clock_latency)约束使您能够制定时钟网络中的额外延迟(也就是,latency)。此延迟值代表从虚拟(或理想)时钟到最长Late (-late)或者最短Early (-early)路径的外部延迟,参考时钟跳变的Rise (-rise)或者Fall (-fall)。
当计算设置分析时,Timing Analyzer对数据到达路径使用晚期时钟延迟,对时钟到达路径使用早期时钟延迟。当计算保持分析时,Timing Analyzer对数据到达时间使用早期时钟延迟,对时钟到达时间使用晚期时钟延迟。
时钟延迟有两种形式:时钟源延迟和时钟网络延迟。源延迟是从时钟源到时钟定义点(例如,时钟端口)的传播延迟。网络延迟是从时钟定义点到寄存器时钟管脚的传播延迟。寄存器时钟管脚的总延迟是时钟路径中源延迟和网络延迟的总和。
使用set_clock_latency命令对设计中的时钟端口指定源延迟。
注: Timing Analyzer自动计算网络延迟。因此,您只能使用set_clock_latency命令以及-source选项来表征源延迟。