仅对英特尔可见 — GUID: mwh1429805687426
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1429805687426
Ixiasoft
2.6.7.3. 网络延迟(Net Delay (set_net_delay))
使用set_net_delay命令设置网络延迟并跨网络执行最小或最大时序分析。如果在From节点与To节点之间存在组合单元,那么网络延迟约束是无效的。
-from和-to选项可以是字符串模式或者管脚,端口,寄存器或网络集合(net collection)。使用管脚或者网络集合时,请在集合中包含输出管脚或者网络。
set_net_delay -from reg_a -to reg_c -max 20
参数 | 说明 |
---|---|
-h | -help | 短帮助。 |
-long_help | 包括实例和可能返回值的长帮助。 |
-from <names> 4 | 有效的源管脚,端口,寄存器或者网络(Tcl匹配字符串模式(string patterns))。 |
-get_value_from_clock_period <src_clock_period|dst_clock_period|min_clock_period|max_clock_period> | 将网络延迟约束(net delay constraint)解释为时钟周期的倍数的选项。 |
-max | 指定最大延迟。 |
-min | 指定最小延迟。 |
-to <names> 5 | 有效的目标管脚,端口,寄存器或者网络(Tcl匹配字符串模式(string patterns))。 |
-value_multiplier <multiplier> | 时钟周期乘以此值来计算网路延迟要求。 |
<delay> | 延迟值。 |
如果您使用-min选项,那么Timing Analyzer通过边沿上的最小延迟来计算时序裕量(slack)。如果您使用-max选项,那么Timing Analyzer通过最大边沿延迟来计算时序裕量(slack)。
使用-get_value_from_clock_period将网路延迟要求设置为启动或锁存时钟周期的倍数,或者两者中的较小或较大周期中的任何一个。如果您使用此选项,那么您一定不要设置位置延迟选项(positional delay option)。如果多个时钟为该组网络提供时钟,那么Timing Analyzer使用具有最小周期的网络来计算-max约束的约束,以及-min约束的最大周期。如果没有时钟为网络的端点提供时钟(即,如果网络的端点不是寄存器或约束端口),那么Timing Analyzer回忽略网络延迟约束。
4 如果选项是一个通配符(“*”),那么时序网表上的所有输出管脚和寄存器都将成为有效的源点(source points)。
5 如果没有选项,或者选项是一个通配符(“*”),那么时序网表上的所有输出管脚和寄存器都将成为有效的目标点(destination points)。