仅对英特尔可见 — GUID: mwh1410383515225
Ixiasoft
2.5.1.1. Report Fmax Summary(报告Fmax汇总)
2.5.1.2. Report Timing(报告时序)
2.5.1.3. Report Timing By Source Files(按源文件报告时序)
2.5.1.4. Report Data Delay(报告数据延迟)
2.5.1.5. Report Net Delay(报告网络延迟)
2.5.1.6. Report Clocks and Clock Network(报告时钟和时钟网络)
2.5.1.7. Report Clock Transfers(报告时钟传输)
2.5.1.8. Report Metastability(报告亚稳定性)
2.5.1.9. Report CDC Viewer(报告CDC Viewer)
2.5.1.10. Report Asynchronous CDC(报告异步CDC)
2.5.1.11. Report Logic Depth(报告逻辑深度)
2.5.1.12. Report Neighbor Paths(报告相邻路径)
2.5.1.13. Report Register Spread
2.5.1.14. Report Route Net of Interest
2.5.1.15. Report Retiming Restrictions(报告重定时限制)
2.5.1.16. Report Register Statistics(报告寄存器统计)
2.5.1.17. Report Pipelining Information(报告流水线信息)
2.5.1.18. 报告时间借用数据
2.5.1.19. Report Exceptions and Exceptions Reachability(报告异常和异常可达性)
2.5.1.20. Report Bottlenecks(报告瓶颈)
仅对英特尔可见 — GUID: mwh1410383515225
Ixiasoft
1. 时序分析介绍
所作的更新针对于: |
---|
Intel® Quartus® Prime设计套件 23.3 |
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。 |
通过对设计的全面时序分析,使您能够对电路性能进行验证,识别时序违规,并推动Fitter的逻辑布局,从而满足您的时序目标。 Intel® Quartus® Prime Timing Analyzer使用行业标准约束和分析方法对设计中所有的寄存器到寄存器,I/O和异步复位路径的全部数据所需的时间,数据到达时间和时钟到达时间进行报告。
Timing Analyzer验证您的设计是否满足正常运行所要求的所有时序关系,并根据您指定的约束确认实际信号到达时间。本用户指南介绍了基本的时序分析概念,并对使用 Intel® Quartus® Prime Timing Analyzer进行了逐步说明 。