仅对英特尔可见 — GUID: sam1420682960349
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1420682960349
Ixiasoft
5.5.3.4. 可编程开漏输出
当逻辑到输出缓冲处于高电平时,可编程开漏输出对输出提供高阻抗状态。如果逻辑到输出缓冲处于低电平时,输出则为低阻抗状态。
可以附加几个开漏输出到线上。这种连接方式与一个逻辑OR功能相似,通常被称为active-low wired-OR电路。如果至少一个输出处于逻辑0状态(active),那么电路会吸收电流并将电线带至低电平。
如果连接多个器件至一个总线,就可以使用开漏输出。例如,可以将开漏输出用于系统级控制信号,该系统级控制信号可以被任何器件置位或者作为一个中断信号。
可以使用下面的其中一种方法使能开漏输出分配:
- 使用OPNDRN原语设计三态缓冲器。
- 打开 Quartus® Prime Pro Edition软件中的Auto Open-Drain Pins选项。