Intel® Cyclone® 10 GX内核架构和通用I/O手册

ID 683775
日期 6/14/2018
Public
文档目录

7.3.6. 器件配置管脚

配置管脚总结

The following table lists the Intel® Cyclone® 10 GX configuration pins and their power supply.

注: TDITMSTCKTDOTRST管脚由VCCPGM 供电。
注: CLKUSR DEV_OE DEV_CLRn DATA[31..1] DATA0 管脚在配置期间由VCCPGM 供电,并且如果它们被用作用户I/O管脚,那么将会由管脚所位于的bank的VCCIO 供电。
表 71.   Intel® Cyclone® 10 GX器件的配置管脚总结
配置管脚 配置 方案 输入/输出 用户模式 供电支持
TDI MAX II器件或者带有闪存的微处理器 Input VCCPGM
TMS MAX II器件或者带有闪存的微处理器 Input VCCPGM
TCK MAX II器件或者带有闪存的微处理器 Input VCCPGM
TDO MAX II器件或者带有闪存的微处理器 Output VCCPGM
TRST MAX II器件或者带有闪存的微处理器 Input VCCPGM
CLKUSR Optional, All schemes Input I/O VCCPGM /VCCIO 17
CRC_ERROR 可选的,所有方案 Output I/O VCCPGM /上拉
CONF_DONE 所有方案 双向 VCCPGM /上拉
DCLK FPP和PS Input VCCPGM
AS Output VCCPGM
DEV_OE 可选的,所有方案 Input I/O VCCPGM /VCCIO 17
DEV_CLRn 可选的,所有方案 Input I/O VCCPGM /VCCIO 17
INIT_DONE 可选的,所有方案 Output I/O 上拉
MSEL[2..0] 所有方案 Input VCCPGM
nSTATUS 所有方案 双向 VCCPGM /上拉
nCE 所有方案 Input VCCPGM
nCEO 可选的,所有方案 Output I/O 上拉
nCONFIG 所有方案 Input VCCPGM
DATA[31..1] FPP Input I/O VCCPGM /VCCIO 17
DATA0 FPP和PS Input I/O VCCPGM /VCCIO 17
nCSO[2..0] AS Output VCCPGM
nIO_PULLUP 18 所有方案 Input VCC
AS_DATA[3..1] AS 双向 VCCPGM
AS_DATA0 / ASDO AS 双向 VCCPGM
17 This pin is powered by VCCPGM before and during configuration and is powered by VCCIO if used as a user I/O pin during user mode.
18 如果将nIO_PULLUP管脚连接到VCC,请确保配置前或配置器件所有用户I/O管脚和复用I/O管脚都处于逻辑0,从而避免从I/O管脚处抽取额外电流。