仅对英特尔可见 — GUID: oub1493350371817
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: oub1493350371817
Ixiasoft
7.3.6. 器件配置管脚
配置管脚总结
The following table lists the Intel® Cyclone® 10 GX configuration pins and their power supply.
注: TDI、 TMS、 TCK、 TDO和 TRST管脚由VCCPGM 供电。
注: CLKUSR、 DEV_OE 、 DEV_CLRn 、 DATA[31..1] 和 DATA0 管脚在配置期间由VCCPGM 供电,并且如果它们被用作用户I/O管脚,那么将会由管脚所位于的bank的VCCIO 供电。
配置管脚 | 配置 方案 | 输入/输出 | 用户模式 | 供电支持 |
---|---|---|---|---|
TDI | MAX II器件或者带有闪存的微处理器 | Input | — | VCCPGM |
TMS | MAX II器件或者带有闪存的微处理器 | Input | — | VCCPGM |
TCK | MAX II器件或者带有闪存的微处理器 | Input | — | VCCPGM |
TDO | MAX II器件或者带有闪存的微处理器 | Output | — | VCCPGM |
TRST | MAX II器件或者带有闪存的微处理器 | Input | — | VCCPGM |
CLKUSR | Optional, All schemes | Input | I/O | VCCPGM /VCCIO 17 |
CRC_ERROR | 可选的,所有方案 | Output | I/O | VCCPGM /上拉 |
CONF_DONE | 所有方案 | 双向 | — | VCCPGM /上拉 |
DCLK | FPP和PS | Input | — | VCCPGM |
AS | Output | — | VCCPGM | |
DEV_OE | 可选的,所有方案 | Input | I/O | VCCPGM /VCCIO 17 |
DEV_CLRn | 可选的,所有方案 | Input | I/O | VCCPGM /VCCIO 17 |
INIT_DONE | 可选的,所有方案 | Output | I/O | 上拉 |
MSEL[2..0] | 所有方案 | Input | — | VCCPGM |
nSTATUS | 所有方案 | 双向 | — | VCCPGM /上拉 |
nCE | 所有方案 | Input | — | VCCPGM |
nCEO | 可选的,所有方案 | Output | I/O | 上拉 |
nCONFIG | 所有方案 | Input | — | VCCPGM |
DATA[31..1] | FPP | Input | I/O | VCCPGM /VCCIO 17 |
DATA0 | FPP和PS | Input | I/O | VCCPGM /VCCIO 17 |
nCSO[2..0] | AS | Output | — | VCCPGM |
nIO_PULLUP 18 | 所有方案 | Input | — | VCC |
AS_DATA[3..1] | AS | 双向 | — | VCCPGM |
AS_DATA0 / ASDO | AS | 双向 | — | VCCPGM |
17 This pin is powered by VCCPGM before and during configuration and is powered by VCCIO if used as a user I/O pin during user mode.
18 如果将nIO_PULLUP管脚连接到VCC,请确保配置前或配置器件所有用户I/O管脚和复用I/O管脚都处于逻辑0,从而避免从I/O管脚处抽取额外电流。