仅对英特尔可见 — GUID: sam1403481935742
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1403481935742
Ixiasoft
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
通用I/O (GPIO)由LVDS I/O和3 V I/O bank组成:
- LVDS I/O bank — 最高支持1.8 V差分和单端I/O标准。LVDS I/O管脚形成真差分LVDS通道的管脚对。每对支持两个管脚之间的并行输入/输出匹配。可将每个LVDS通道仅用作发送器或仅用作接收器。每个LVDS通道支持带DPA电路的发送SERDES和接收SERDES。 例如:将24个通道中的10个通道用作发送器。其余的通道,可将其中13个通道用作接收器,另一个通道用作参考时钟。
- 3 V I/O bank — 最高支持3 V单端和differential SSTL、HSTL和HSUL I/O标准。这个I/O bank内的单端I/O支持所有可编程的I/O单元(IOE)功能,除了:
- 可编程预加重
- RD片上匹配(OCT)
- 校准RS和RT OCT
- 内部VREF生成
Intel® Cyclone® 10 GX 器件支持所有 LVDS I/O bank中的LVDS:
- 所有的LVDS I/O bank支持RD OCT的真LVDS输入和真LVDS输出缓冲器。
- 该器件不支持仿LVDS通道。
- 该器件支持驱动SERDES的I/O PLL的单端和差分I/O参考时钟。