Intel® Cyclone® 10 GX内核架构和通用I/O手册

ID 683775
日期 6/14/2018
Public
文档目录

4.2.3.2. 锁定(locked)

每个PLL的IP内核的锁定信号端口如下:

  • fPLL—pll_locked
  • I/O PLL—locked

锁定检测电路(lock detection circuit)提供了一个到内核逻辑的信号,表明反馈时钟在相位以及频率上已经锁定到参考时钟。