仅对英特尔可见 — GUID: sam1403482455120
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1403482455120
Ixiasoft
5.6.5.1. 时钟差分发送器
I/O PLL生成加载使能(load_enable)信号以及对加载和移位寄存器提供时钟的fast_clock信号(时钟运行在串行数据速率)。使用 Intel® Quartus® Prime软件,将串化因子静态设置成x3、x4、x5、x6、x7、x8、x9或者x10。加载使能信号源自串化因子设置。
可配置任意 Intel® Cyclone® 10 GX 发送器数据通道生成源同步发送器时钟输出。该灵活性允许将输出时钟布置于数据输出附近,从而简化电路板布局并降低时钟到数据偏斜。
不同应用程序经常需要特定时钟到数据(clock-to-data)对齐或者特定数据速率到时钟速率(data-rate-to-clock-rate)因子。可在 Intel® Quartus® Prime参数编辑器中静态指定这些设置:
- 发送器可输出与数据速率相同的时钟信号 — 以器件支持的每个速度等级的最大输出时钟频率。
- 输出时钟可通过因子1、2、4、6、8或者10分频,具体依串化因子而定。
- 与数据相关的时钟相位可设置为0°或者180°(边沿或者居中对齐)。I/O PLL对其它45°递增的相移提供额外支持。
图 100. 时钟输出模式中的发送器该图显示为时钟输出模式中的发送器。时钟输出模式中,可以将 LVDS通道用作时钟输出通道。