Intel® Cyclone® 10 GX内核架构和通用I/O手册

ID 683775
日期 6/14/2018
Public
文档目录

4.1.5.4. PCLK控制模块

PCLK控制模块驱动SPCLK以及LPCLK网络。

要驱动HSSI PCLK,需要选择HSSI输出,fPLL输出或者时钟输入管脚。

要驱动I/O PCLK,需要选择DPA时钟输出,I/O PLL输出或时钟输入管脚。

图 56.  Intel® Cyclone® 10 GX器件的HSSI列的PCLK控制模块


图 57.  Intel® Cyclone® 10 GX器件的I/O列的PCLK控制模块


您可以通过 Quartus® Prime Pro Edition软件,使用ALTCLKCTRL IP内核来对PCLK网络的输入时钟源和clkena信号进行设置。