仅对英特尔可见 — GUID: cyp1490000147838
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: cyp1490000147838
Ixiasoft
9.6.1. an Intel® Cyclone® 10 GX器件I/O管脚的边界扫描单元
Intel® Cyclone® 10 GX器件3-bit BSC由下列寄存器组成:
- 采集寄存器—通过OUTJ、OEJ和 PIN_IN 信号与内部器件数据连接。
- 更新寄存器—通过 PIN_OUT 和 PIN_OE 信号与外部数据连接。
TAP控制器内部生成IEEE Std. 1149.1 BST寄存器(shift、clock和update)的全局控制信号。指令寄存器的解码生成MODE信号。
边界扫描寄存器的数据信号路径为从串行数据输入(SDI)信号运行到串行数据输出(SDO)信号。扫描寄存器在器件的TDI管脚开始并结束于TDO管脚。
图 169. Intel® Cyclone® 10 GX器件的用户I/O BSC和IEEE Std. 1149.1 BST电路
注: TDI、TDO、TMS、TCK、TRST、VCC、GND、VREF、VSIGP、VSIGN、TEMPDIODE和RREF管脚都没有BSC。
管脚类型 | 采集 | 驱动 | 注释 | ||||
---|---|---|---|---|---|---|---|
OutputCapture Register(输出采集寄存器) | OECapture Register(OE采集寄存器) | InputCapture Register(输入采集寄存器) | OutputUpdate Register(输出更新寄存器) | OEUpdate Register(OE更新寄存器) | InputUpdate Register(输入更新寄存器) | ||
用户I/O管脚 | OUTJ | OEJ | PIN_IN | PIN_OUT | PIN_OE | INJ | — |
专用时钟输入 | 无连接(N.C.) | N.C. | PIN_IN | N.C. | N.C. | N.C. | PIN_IN驱动到时钟网络或逻辑阵列 |
专用输入 | N.C. | N.C. | PIN_IN | N.C. | N.C. | N.C. | PIN_IN驱动到内核逻辑 |
专用双向(开漏)27 | 0 | OEJ | PIN_IN | N.C. | N.C. | N.C. | PIN_IN驱动到配置控制 |
专用双向28 | OUTJ | OEJ | PIN_IN | N.C. | N.C. | N.C. | PIN_IN驱动到配置控制,OUTJ驱动到输出缓冲器。 |
专用输出29 | OUTJ | 0 | 0 | N.C. | N.C. | N.C. | OUTJ驱动到输出缓冲器 |
27 包括CONF_DONE和nSTATUS管脚。
28 包括DCLK管脚。
29 包括nCEO管脚。