仅对英特尔可见 — GUID: sam1403482391636
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1403482391636
Ixiasoft
5.6.4.1.3. 数据重对齐块(Bit Slip)
发送数据中的偏斜连同链路添加的偏斜一起会导致已接收串行数据流中通道至通道(channel-to-channel)偏斜。如果使能DPA,则由每通道上各个时钟相位采集已接收数据。这种差异可能导致从通道间接收到的数据错位。为了对该通道到通道的偏斜进行补偿,并在每个通道建立正确的接收字边界,每个接收通道有通过将延迟位插入串行流重新对齐数据的专用数据重对齐电路。
可选端口rx_bitslip_ctrl可以控制由内部逻辑独立控制的每个接收器的位插入。数据在rx_bitslip_ctrl的上升沿滑动一个位。对rx_bitslip_ctrl信号的要求包括以下几项:
- 最小脉冲宽度是逻辑阵列中并行时钟的一个周期。
- 脉冲之间的最小低电平时间是并行时钟的一个周期。
- 该信号是一个边沿触发信号。
- 有效数据在rx_bitslip_ctrl上升沿的后4个并行时钟周期可用。
图 94. 数据重对齐时序该图显示为解串因子设为4时一个bit slip脉冲后的接收器输出(rx_out)。
数据重对齐电路有一个设置为该解串因子的位滑翻转值。可选的状态端口rx_bitslip_max可用于每个通道的FPGA架构,以标示达到预设翻转点。
图 95. 接收器数据重对齐翻转该图显示翻转出现前4位周期的预设值。rx_bitslip_max信号脉冲一个rx_coreclock周期表明已发生翻转。