仅对英特尔可见 — GUID: esc1458237458803
Ixiasoft
仅对英特尔可见 — GUID: esc1458237458803
Ixiasoft
8.2.4.2.4. 已缓解FIT
Projected SEU FIT by Component Usage报告中的w/ECC列代表 Quartus® Prime Pro Edition软件可计算的FPGA最低保障及可证明FIT率。ECC不影响CRAM和触发率;因此,这些元件的w/ECC列数据与Utilized列中的数据相同。
ECC导码强度因器件系列而异。 Intel® Cyclone® 10 GX器件中,M20K块最多可纠正两个错误,且超过两个(未纠正)FIT率足以小到在总数中忽略不计。
MLAB只是带有可写CRAM的已配置LAB。然而,当 Quartus® Prime Pro Edition软件将RAM配置为写使能(MLAB)时,MLAB的FIT/MB会略有不同。Projected SEU FIT by Component Usage报告显示设计使用MLAB时MLAB行中的FIT率,否则显示的是CRAM行中模块的FIT计数。编译期间,如果 Quartus® Prime Pro Edition软件将LAB更改为MLAB,FIT计数会从LAB行移动到MLAB行。
w/ECC列不计数设计中其他形式的FIT保护,例如设计人员插入的奇偶校验,软ECC块,边界查看,系统监视程序,三模冗余或更高级协议多一般容错性的影响。此外,它不计数逻辑中出现的单个翻转效应且设计从不读取或注意。例如,如果实现512位深的非ECC FIFO功能时,前后指针外发生SEU翻转,则应用程序不会观察到此SEU翻转。但是,报告会计数全512位深存储器,并将其包含在w/ECC FIT率中。设计人员通常根据设计经验将这些因素合并成一般通缩因素(成为架构漏洞因子或AVF)。根据经验,故障注入或中子数测试,或高级系统监视器,设计人员视AVF因子低(积极)至5%,高(保守)至50% 。