仅对英特尔可见 — GUID: uve1490339568916
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: uve1490339568916
Ixiasoft
10.4.2.1. 使用FPGA Core Access对电压传感器进行访问
用户模式下,可实现一个软IP以访问电压传感器模块。要从内核架构访问电压传感器模块,您的 Intel® Quartus® Prime工程中需要包含以下WYSIWYG原子:
用于访问电压传感器模块的WYSIWYG Atom
twentynm_vsblock<name>
(
.clk (<input>, clock signal from core),
.reset(<input>, reset signal from core),
.corectl(<input>, core enable signal from core),
.coreconfig(<input>, config signal from core),
.confin(<input>, config data signal from core),
.chsel(<input>, 4 bits channel selection signal from core),
.eoc(<output>, end of conversion signal from vsblock),
.eos(<output>, end of sequence signal from vsblock),
.dataout(<output>, 12 bits data out of vsblock)
);
端口名称 | 类型 | 说明 |
---|---|---|
clk | Input | 来自内核的时钟信号。电压传感器最多支持11-MHz时钟。 |
reset | Input | 有效高电平复位信号。复位信号必须由高到低异步跳变以使电压传感器开始转换。当复位信号为高电平时,所有寄存器被清零,且内部电压传感器时钟被关断。 |
corectl | Input | 高电平有效信号。“1”表示使能电压传感器内核访问。“0”表示禁用电压传感器内核访问。 |
coreconfig | Input | 串行配置信号。高电平有效。 |
confin | Input | 对配置寄存器进行配置的内核串行输入数据。内核访问模式的配置寄存器是8-bit宽。LSB为首个移入位。 |
chsel[3:0] | Input | 4-bit通道地址。指定要转换的通道。 |
eoc | Output | 表示转换结束。每个通道数据转换结束后,该信号被置位。 |
eos | Output | 表示序列结束。所选序列一个周期内的转换完成后,该信号被置位。 |
dataout[11:0] | Output |
|