Intel® Cyclone® 10 GX内核架构和通用I/O手册

ID 683775
日期 6/14/2018
Public
文档目录

10.4.2.1. 使用FPGA Core Access对电压传感器进行访问

用户模式下,可实现一个软IP以访问电压传感器模块。要从内核架构访问电压传感器模块,您的 Intel® Quartus® Prime工程中需要包含以下WYSIWYG原子:

用于访问电压传感器模块的WYSIWYG Atom

twentynm_vsblock<name>
(
.clk (<input>, clock signal from core),
.reset(<input>, reset signal from core),
.corectl(<input>, core enable signal from core),
.coreconfig(<input>, config signal from core),
.confin(<input>, config data signal from core),
.chsel(<input>, 4 bits channel selection signal from core),
.eoc(<output>, end of conversion signal from vsblock),
.eos(<output>, end of sequence signal from vsblock),
.dataout(<output>, 12 bits data out of vsblock)
);
表 93.  电压传感器模块WYSIWYG的说明
端口名称 类型 说明
clk Input 来自内核的时钟信号。电压传感器最多支持11-MHz时钟。
reset Input 有效高电平复位信号。复位信号必须由高到低异步跳变以使电压传感器开始转换。当复位信号为高电平时,所有寄存器被清零,且内部电压传感器时钟被关断。
corectl Input 高电平有效信号。“1”表示使能电压传感器内核访问。“0”表示禁用电压传感器内核访问。
coreconfig Input 串行配置信号。高电平有效。
confin Input 对配置寄存器进行配置的内核串行输入数据。内核访问模式的配置寄存器是8-bit宽。LSB为首个移入位。
chsel[3:0] Input 4-bit通道地址。指定要转换的通道。
eoc Output 表示转换结束。每个通道数据转换结束后,该信号被置位。
eos Output 表示序列结束。所选序列一个周期内的转换完成后,该信号被置位。
dataout[11:0] Output
  • dataout[11:6]—6-bit输出数据。
  • dataout[5:0]—保留。