仅对英特尔可见 — GUID: mcn1419934347701
Ixiasoft
1.2.4.4. SPI时序特征
符号 | 说明 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|
Tclk | CLK时钟周期 | — | 16.67 | ns |
Tdutycycle | SPI_CLK占空比 | 45 | 55 | % |
Tdssfrst | 第一个时钟沿之前的输出延迟SPI_SS有效 | 8 | — | ns |
Tdsslst | 最后一个时钟沿之后的输出延迟SPI_SS有效 | 8 | — | ns |
Tdio | 主出从进(MOSI)输出延迟 | -1 | 1 | ns |
Tdinmax | 从SPI_CLK的下降沿到数据到达SoC的最大数据输入延迟。通过编程RX样本延迟寄存器可以控制输入数据的采集。 | — | 500 | ns |
图 9. SPI主时序图
符号 | 说明 | 最小值 | 最大值 | 单位 |
---|---|---|---|---|
Tclk | CLK时钟周期 | 20 | — | ns |
Ts | MOSI建立时间 | 5 | — | ns |
Th | MOSI保持时间 | 5 | — | ns |
Tsuss | 第一个时钟沿之前的建立时间SPI_SS有效 | 8 | — | ns |
Thss | 最后一个时钟沿之后的保持时间SPI_SS有效 | 8 | — | ns |
Td | 主进从出(MISO)输出延迟 | — | 6 | ns |
图 10. SPI从时序图