1.2.1.1. Arria V GX和SX器件的接收器规范

Arria V器件数据表

下载 PDF

ID 683022

日期 6/16/2015

版本 current

Public

表 20. Arria® V GX和SX器件的参考时钟规范
符号/说明	条件	收发器速度等级4			收发器速度等级6			单位
符号/说明	条件	最小值	典型值	最大值	最小值	典型值	最大值	单位
支持的I/O标准	1.2 V PCML，1.4 V PCML，1.5 V PCML，2.5 V PCML，Differential LVPECL²³，HCSL和LVDS
`REFCLK`输入管脚的输入频率	—	27	—	710	27	—	710	MHz
上升时间	在±60 mV差分信号上测量 ²⁴	—	—	400	—	—	400	ps
下降时间	在±60 mV差分信号上测量²⁴	—	—	400	—	—	400	ps
占空比	—	45	—	55	45	—	55	%
峰峰(peak-to-peak)差分输入电压	—	200	—	300 ²⁵/2000	200	—	300²⁵/2000	mV
扩频调制时钟频率	PCI Express® (PCIe®)	30	—	33	30	—	33	kHz
扩频下展(spread-spectrum downspread)	PCIe	—	0 to –0.5%	—	—	0 to –0.5%	—	—
片上匹配电阻	—	—	100	—	—	100	—	Ω
V_ICM (AC耦合)	—	—	1.1/1.15 ²⁶	—	—	1.1/1.15²⁶	—	V
V_ICM (DC耦合)	PCIe参考时钟的HCSL I/O标准	250	—	550	250	—	550	mV
发送器`REFCLK`相位噪声²⁷	10 Hz	—	—	–50	—	—	–50	dBc/Hz
	100 Hz	—	—	-80	—	—	-80	dBc/Hz
	1 KHz	—	—	-110	—	—	-110	dBc/Hz
	10 KHz	—	—	-120	—	—	-120	dBc/Hz
	100 KHz	—	—	-120	—	—	-120	dBc/Hz
	≥1 MHz	—	—	-130	—	—	-130	dBc/Hz
R_REF	—	—	2000 ±1%	—	—	2000 ±1%	—	Ω

表 21. Arria® V GX和SX器件的收发器时钟规范
符号/说明	条件	收发器速度等级4			收发器速度等级6			单位
符号/说明	条件	最小值	典型值	最大值	最小值	典型值	最大值	单位
`fixedclk`时钟频率	PCIe接收器检测	—	125	—	—	125	—	MHz
收发器重配置控制器IP (`mgmt_clk_clk`)时钟频率	—	75	—	125	75	—	125	MHz

表 22. Arria® V GX和SX器件的接收器规范
符号/说明	条件	收发器速度等级4			收发器速度等级6			单位
符号/说明	条件	最小值	典型值	最大值	最小值	典型值	最大值	单位
支持的I/O标准	1.5 V PCML，2.5 V PCML，LVPECL和LVDS
数据²⁸	—	611	—	6553.6	611	—	3125	Mbps
接收器管脚的绝对V_MAX ²⁹	—	—	—	1.2	—	—	1.2	V
接收器管脚的绝对V_MIN	—	–0.4	—	—	–0.4	—	—	V
器件配置前的最大峰峰差分输入电压V_ID (diff p-p)	—	—	—	1.6	—	—	1.6	V
器件配置后的最大峰峰差分输入电压V_ID (diff p-p)	—	—	—	2.2	—	—	2.2	V
接收器串行输入管脚上的最小差分眼开³⁰	—	100	—	—	100	—	—	mV
V_ICM (AC耦合)	—	—	650 ³¹/800	—	—	650³¹/800	—	mV
V_ICM (DC耦合)	≤ 3.2Gbps ³²	670	700	730	670	700	730	mV
差分片上匹配电阻	85-Ω setting	—	85	—	—	85	—	Ω
	100-Ω setting	—	100	—	—	100	—	Ω
	120-Ω setting	—	120	—	—	120	—	Ω
	150-Ω setting	—	150	—	—	150	—	Ω
t_LTR ³³	—	—	—	10	—	—	10	µs
t_LTD ³⁴	—	4	—	—	4	—	—	µs
t_{LTD_manual} ³⁵	—	4	—	—	4	—	—	µs
t_{LTR_LTD_manual} ³⁶	—	15	—	—	15	—	—	µs
可编程ppm检测器³⁷	—	±62.5，100，125，200，250，300，500和1000						ppm
运行长度	—	—	—	200	—	—	200	UI
可编程均衡AC和DC增益	AC gain setting = 0 to 3³⁸ DC gain setting = 0 to 1	请参考 Arria® V GX，GT，SX和ST器件支持的AC增益和DC增益上数据速率>3.25 Gbps的CTLE响应和 Arria® V GX，GT，SX和ST器件的AC增益和DC增益上数据速率≤ 3.25 Gbps的CTLE响应图。						dB

表 23. Arria® V GX和SX器件的发送器规范
符号/说明	条件	收发器速度等级4			收发器速度等级6			单位
符号/说明	条件	最小值	典型值	最大值	最小值	典型值	最大值	单位
支持的I/O标准	1.5 V PCML
Data rate	—	611	—	6553.6	611	—	3125	Mbps
V_OCM (AC耦合)	—	—	650	—	—	650	—	mV
V_OCM (DC耦合)	≤ 3.2Gbps³²	670	700	730	670	700	730	mV
差分片上匹配电阻	85-Ω setting	—	85	—	—	85	—	Ω
	100-Ω setting	—	100	—	—	100	—	Ω
	120-Ω setting	—	120	—	—	120	—	Ω
	150-Ω setting	—	150	—	—	150	—	Ω
内部差分对偏移	TX V_CM = 0.65 V (AC耦合)，15 ps的摆率	—	—	15	—	—	15	ps
内部收发器模块发送器通道到通道偏移	×6 PMA bonded模式	—	—	180	—	—	180	ps
内部收发器模块发送器通道到通道偏移³⁹	×`N` PMA bonded模式	—	—	500	—	—	500	ps

表 24. Arria® V GX和SX器件的CMU PLL规范
符号/说明	收发器速度等级4		收发器速度等级6		单位
符号/说明	最小值	最大值	最小值	最大值	单位
支持的数据范围	611	6553.6	611	3125	Mbps
fPLL支持的数据范围	611	3125	611	3125	Mbps

²³ Differential LVPECL信号电平必须符合此表中的最小和最大峰峰差分输入电压规范。

²⁴ REFCLK性能要求满足发送器REFCLK相位噪声规范。

²⁵ 300 mV的最大峰峰差分输入电压用于DC耦合链路。

²⁶ 当数据速率<=3.2 Gbps时，将V_{CCR_GXBL/R}连接到1.1-V或1.15-V电源。当数据速率>3.2 Gbps时，将V_{CCR_GXBL/R}连接到1.15-V电源。关于详细信息，请参考 Arria® V GT，GX，ST和SX器件系列管脚连接指南。

²⁷ 发送器REFCLK相位抖动等于10^-12误码率(BER)上的30 ps p-p。

²⁸ 仅在LTR模式下使用CDR以支持通过过采样的低于最小规范的数据速率。

²⁹ 器件在此绝对最大值上不能耐受长时间的运行。

³⁰ 接收器输入管脚上的差分眼开规格假定Receiver Equalization是禁用的。如果使能Receiver Equalization，那么接收器电路能够根据均衡级别来耐受较低的最小眼开。

³¹ 只有在PCIe模式下，AC耦合V_ICM才为650 mV。

³² 对于标准协议兼容，请使用AC耦合。

³³ t_LTR是接收器CDR脱离复位后锁定到输入参考时钟频率所需要的时间。

³⁴ t_LTD是 rx_is_lockedtodata信号变高后，接收器CDR开始恢复有效数据所需要的时间。

³⁵ t_{LTD_manual}是CDR运行在手动模式下时rx_is_lockedtodata信号变高后接收器CDR开始恢复有效数据所需要的时间。

³⁶ t_{LTR_LTD_manual}是CDR运行在手动模式下时rx_is_lockedtoref 信号变高后接收器CDR必须保持锁定到参考(LTR)模式的时间。

³⁷ 速率匹配FIFO最高支持±300百万分率(ppm)。

³⁸ Quartus® II软件允许AC gain setting = 3仅用于611 Mbps到 1.25 Gbps数据速率的设计。

³⁹ 此规范仅应用于两个收发器组中的器件一侧的通道。