Arria V器件数据表

ID 683022
日期 6/16/2015
Public
文档目录

2.3.3.2. 当DCLK-to-DATA[] Ratio =1时的FPP配置时序

图 27. 当DCLK-to-DATA[] Ratio = 1时的FPP配置时序波形当使用一个MAX® II或MAX V 器件作为外部主机时的FPP配置的时序波形。
注: 当您使能解压缩或设计安全功能时,DCLK-to-DATA[]比率对于FPP ×8,FPP ×16和FPP ×32是不同的。关于相应的DCLK-to-DATA[]比率,请参考“Arria V GZ器件的DCLK-to-DATA[]比率”表。
表 134.  当DCLK-to-DATA[] Ratio=1时的Arria V GZ器件的FPP时序参数当解压缩和设计安全功能禁用时使用这些时序参数。
符号 参数 最小值 最大值 单位
tCF2CD nCONFIG low to CONF_DONE low 600 ns
tCF2ST0 nCONFIG low to nSTATUS low 600 ns
tCFG nCONFIG low pulse width 2 μs
tSTATUS nSTATUS low pulse width 268 1,506 201 μs
tCF2ST1 nCONFIG high to nSTATUS high 1,506 202 μs
tCF2CK 203 nCONFIG high to first rising edge on DCLK 1,506 μs
tST2CK 203 nSTATUS high to first rising edge of DCLK 2 μs
tDSU DATA[] setup time before rising edge on DCLK 5.5 ns
tDH DATA[] hold time after rising edge on DCLK 0 ns
tCH DCLK high time 0.45 × 1/fMAX s
tCL DCLK low time 0.45 × 1/fMAX s
tCLK DCLK period 1/fMAX s
fMAX DCLK frequency (FPP  ×8/×16) 125 MHz
DCLK frequency (FPP  ×32) 100 MHz
tCD2UM CONF_DONE high to user mode   204 175 437 μs
tCD2CU CONF_DONE high to CLKUSR enabled 4 × maximum

DCLK period

tCD2UMC CONF_DONE high to user mode with CLKUSR option on tCD2CU +
(17,408 × CLKUSR period) 205
201 如果不通过扩展nCONFIGnSTATUS低脉冲宽度来延迟配置,那么可使用该值。
202 如果不通过从外部保持nSTATUS低电平来延迟配置,那么可使用该值。
203 如果 nSTATUS被监控,那么遵循tST2CK规范。如果 nSTATUS没被监控,那么遵循tCF2CK规范。
204 最小和最大数量仅在您选择内部振荡器作为初始化器件的时钟源时适用。
205 要使能CLKUSR管脚作为初始化时钟源和获得这些管脚上的最大频率规范,请参考Arria V器件的配置、设计安全和远程系统更新章节中的“初始化”部分。