Intel® Quartus® Prime Pro Edition用户指南: 设计优化

ID 683641
日期 9/30/2019
Public
文档目录

2.4. Technology Map Viewer概述

Intel® Quartus® Prime Technology Map Viewer提供Analysis和Synthesis后,或Fitter将设计映射到目标器件后, FPGA设计的技术特定图形表示。

Technology Map Viewer显示设计中原子原语的层次(如,器件逻辑单元和I/O端口)。对于支持的器件系列,还可查看内部寄存器和逻辑单元(LCELL)中的查找列表(LUT),以及I/O原子原语中的寄存器。

可能的情况下, Intel® Quartus® Prime软件在整个综合过程中保留每层次中的端口名称。但软件可能会更改或删除设计中的端口名称。例如,软件在合成期间删除未连接或由GND或VCC驱动的端口。如果某端口名称改变,则软件会在设计中为其约束一个相关用户逻辑名或常规端口名,如IN1 or OUT1

可查看综合,拟合或时序分析后的 Intel® Quartus® Prime技术映射结果。要运行 Intel® Quartus® Prime工程的Technology Map Viewer,在Processing菜单上,指向Start并单击Start Analysis & Synthesis将设计综合并映射到目标技术。在此阶段,Technology Map Viewer显示的“映射后”网表与Technology Map Viewer (Post‑Mapping)相同。您还可执行完整编译,或任何包含编译流程综合阶段的处理。

对于已完成Fitter阶段的设计,Technology Map Viewer会显示Fitter如何通过物理性综合优化更改网表,而Technology Map Viewer (Post‑Mapping)显示“映射后”(post-mapping )网表。如果已完成Timing Analysis阶段,就可从Technology Map Viewer的Timing Analyzer报告中找到时序路径。

要开启Technology Map Viewer,可单击Tools > Netlist Viewers > Technology Map Viewer (Post-Fitting)Technology Map Viewer (Post Mapping)