仅对英特尔可见 — GUID: mwh1410471329493
Ixiasoft
2.1. 何时使用Netlist Viewer:分析设计问题
2.2. 使用Netlist Viewers的 Intel® Quartus® Prime设计流程
2.3. RTL Viewer概述
2.4. Technology Map Viewer概述
2.5. Netlist Viewer用户接口
2.6. 原理图视图
2.7. 交叉探查Source Design File和其他 Intel® Quartus® Prime Windows
2.8. 从其他 Intel® Quartus® Prime窗口交叉探查Netlist Viewer
2.9. 查看时序路径
2.10. 优化设计网表修订历史
2.6.1. 以多选项卡视图显示原理图
2.6.2. 原理图符号
2.6.3. 在Schematic View中选择项目
2.6.4. Schematic View中的快捷菜单命令
2.6.5. 原理图中进行过滤
2.6.6. 在Schematic View中查看节点内容
2.6.7. 在Schematic View中移动节点
2.6.8. 在Technology Map Viewer中查看LUT表达
2.6.9. 缩放控制
2.6.10. Bird's Eye View导览
2.6.11. 原理图分页
2.6.12. 关注原理图页面中的网络
2.6.13. 维护Resource Property Viewer中的选择
5.6.5.1. 优化源代码
5.6.5.2. 改善Register-to-Register时序
5.6.5.3. 物理综合优化
5.6.5.4. 关闭Extra-Effort Power优化设置
5.6.5.5. 优化关于速度而非面积的综合
5.6.5.6. 综合期间展开层级结构
5.6.5.7. Synthesis Effort设置为High
5.6.5.8. 复制用于扇出控制的寄存器
5.6.5.9. 防止Shift Register推断
5.6.5.10. 使用Synthesis Tool中的其他可用综合选项
5.6.5.11. Fitter Seed
5.6.5.12. 将Router Timing Optimization设置为Maximum
6.3.1. 在Chip Planner中查看Logic Lock区域之间的连接
6.3.2. Logic Lock区域
6.3.3. Logic Lock区域的属性
6.3.4. Intel® Quartus® Prime Standard Edition和 Intel® Quartus® Prime Pro Edition间的约束移植
6.3.5. 创建Logic Lock区域
6.3.6. 定制Logic Lock区域的形状
6.3.7. 将器件资源放入Logic Lock区域
6.3.8. 层次型区域
6.3.9. 其他 Intel® Quartus® Prime Logic Lock设计功能
6.3.10. Logic Lock区域窗口
6.3.11. 插入区域(Snapping to a Region)
仅对英特尔可见 — GUID: mwh1410471329493
Ixiasoft
3. 网表优化和物理综合
Intel® Quartus® Prime软件在综合期间提供网表优化以及在适配期间提供物理综合优化,可提高设计性能。综合网表优化使用您设计中的原子网表进行操作,该操作以特定原语术语描述设计。 本章提供应用综合和物理综合优化设置,以及通过反向标注(back-annotation)保留配置结果的指导。
可从Compiler Settings页访问一系列全局综合和物理综合优化设置:
选项 | 位置/说明 |
---|---|
Enable synthesis netlist optimization settings | 在Advanced Synthesis Settings对话框中使能综合优化选项(例如,Synthesis Effort)。单击Assignments > Settings > Compiler Settings > Advanced Settings (Synthesis)访问选项。 |
Enable physical synthesis options | 在Advanced Synthesis Settings对话框中使能物理综合选项(例如,Advanced Physical Synthesis)。单击Assignments > Settings > Compiler Settings > Advanced Settings (Fitter)访问设置。 |
注: 由于设计中的原语节点名称在使用物理综合优化时可能发生改变,因而需评估您的设计是否依赖固定的节点名称。如果您使用的验证流程要求固定节点名称,如Signal Tap Logic Analyzer,正是验证或基于Logic Lock的优化流程(对于legacy器件),则禁用物理综合选项。