Intel® Quartus® Prime Pro Edition用户指南: 设计优化

ID 683641
日期 9/30/2019
Public
文档目录

2.6.2. 原理图符号

原理图中节点的符号表示您设计网表中的单元。这些单元包括输入和输出端口,寄存器,逻辑门控,Intel原语,高级别操作符和层次实例。
注: 逻辑门控和操作符原语仅在RTL Viewer中出现。Technology Map Viewer中的逻辑以原子原语呈现,例如寄存器和LCELL。
表 5.  原理图中的符号本列表罗列并说明可在RTL Viewer和Technology Map Viewer的原理图中显示的原语和基本符号。
符号 说明
I/O端口



层次结构中当前级别的输入,输出或双向端口。查看顶层层次时,器件输入,输出或双向管脚。该符号还可代表总线。仅显示一条线路连接到双向符号,表示输入和输出路径。

输入符出现在原理图的最左侧。输出和双向符出现在原理图的最右侧。

I/O连接器



输入或输出连接器,表示来自相同层次中另一页面的网络。要转到包含源或目的地的页面,请双击连接器跳转到相应页面。
OR, AND, XOR门





OR(或),AND(与)或XOR(非)门原语(端口数目可不相同)。输入或输出端口上的小圆圈(气泡符)表示端口反转。
MULTIPLEXER

具有段选择子的多路复用器原语在端口0和端口1之间选择。具有两个以上输入的多路复用器显示为操作符。
BUFFER

缓冲器原语。本图示显示三态缓冲器,和一个已反转的输出使能端口。其他不具备使能端口的缓冲器包括,LCELL,SOFT,和GLOBAL。NOT门和EXP扩展器缓冲器使用该符号,不具备使能的端口和已反转输出端口。
LATCH

锁存器/DFF(数据触发器原语)。DFF的端口与锁存器和时钟触发器相同。其他触发器原语与之类似:
  • DFFEA(具有使能和异步加载的数据触发器)原语和其他ALOAD异步加载和 ADATA数据信号
  • DFFEAS(具有使能和同步以及异步加载的数据触发器),其还有ASDATA作为下游总线数据端口
原子原语

原子原语。该符号显示原子名称,端口名称和原子类型。蓝色阴影表示可查看内部详细信息的原子原语。
其他原语

任何未归入前述类别的原语。该原语是不可扩展为更低层次的低级别节点。此符号显示端口名称,原语或操作符类型及其名称。
实例

设计中无对应原语或操作符的实例(用户定义的层次块)。该符号显示端口名称和实例名称。
加密实例

设计中用户定义的加密实例。该符号显示实例名称。无法打开较低级别层次的原理图,因为源设计已加密。
RAM

同步存储器实例具有已寄存输入和可选已寄存输出。该符号显示器件系列和存储器块类型。该图示显示为Stratix M-RAM块中真正的双端口存储器块。
常量



常量信号值以灰色突出显示,默认情况下整个原理图中以十六进制格式显示。
表 6.  RTL Viewer Schematic View 中的操作符号下表罗列并说明RTL Viewer原理图中其他更高级别操作符号。
符号 说明


加法器操作符:

OUT = A + B


乘法器操作符:

OUT = A ¥ B



除法器操作符:

OUT = A / B


等式


左移操作符:

OUT = (A << COUNT)


右移操作符:

OUT = (A >> COUNT)


右移操作符:

OUT = (A%B)



小于比较器:

OUT = (A<:B:A>B)


多路复用器:

OUT = DATA [SEL]

数据范围大小为2sel range size



选择器:

多路复用器带有一个热选输入和两个以上输入信号



二进制数解码器:

OUT = (binary_number (IN) == x)

for x = 0到