仅对英特尔可见 — GUID: esc1442867039028
Ixiasoft
2.1. 何时使用Netlist Viewer:分析设计问题
2.2. 使用Netlist Viewers的 Intel® Quartus® Prime设计流程
2.3. RTL Viewer概述
2.4. Technology Map Viewer概述
2.5. Netlist Viewer用户接口
2.6. 原理图视图
2.7. 交叉探查Source Design File和其他 Intel® Quartus® Prime Windows
2.8. 从其他 Intel® Quartus® Prime窗口交叉探查Netlist Viewer
2.9. 查看时序路径
2.10. 优化设计网表修订历史
2.6.1. 以多选项卡视图显示原理图
2.6.2. 原理图符号
2.6.3. 在Schematic View中选择项目
2.6.4. Schematic View中的快捷菜单命令
2.6.5. 原理图中进行过滤
2.6.6. 在Schematic View中查看节点内容
2.6.7. 在Schematic View中移动节点
2.6.8. 在Technology Map Viewer中查看LUT表达
2.6.9. 缩放控制
2.6.10. Bird's Eye View导览
2.6.11. 原理图分页
2.6.12. 关注原理图页面中的网络
2.6.13. 维护Resource Property Viewer中的选择
5.6.5.1. 优化源代码
5.6.5.2. 改善Register-to-Register时序
5.6.5.3. 物理综合优化
5.6.5.4. 关闭Extra-Effort Power优化设置
5.6.5.5. 优化关于速度而非面积的综合
5.6.5.6. 综合期间展开层级结构
5.6.5.7. Synthesis Effort设置为High
5.6.5.8. 复制用于扇出控制的寄存器
5.6.5.9. 防止Shift Register推断
5.6.5.10. 使用Synthesis Tool中的其他可用综合选项
5.6.5.11. Fitter Seed
5.6.5.12. 将Router Timing Optimization设置为Maximum
6.3.1. 在Chip Planner中查看Logic Lock区域之间的连接
6.3.2. Logic Lock区域
6.3.3. Logic Lock区域的属性
6.3.4. Intel® Quartus® Prime Standard Edition和 Intel® Quartus® Prime Pro Edition间的约束移植
6.3.5. 创建Logic Lock区域
6.3.6. 定制Logic Lock区域的形状
6.3.7. 将器件资源放入Logic Lock区域
6.3.8. 层次型区域
6.3.9. 其他 Intel® Quartus® Prime Logic Lock设计功能
6.3.10. Logic Lock区域窗口
6.3.11. 插入区域(Snapping to a Region)
仅对英特尔可见 — GUID: esc1442867039028
Ixiasoft
6.5.1. 通过Tcl命令创建Logic Lock约束
Intel® Quartus® Prime软件支持Tcl命令创建或修改Logic Lock约束。
注: 使用节点的完整层次结构路径指定节点名称。
创建或修改布局区域
可从GUI创建Logic Lock区域,或直接将区域添加到QSF。QSF条目包含顶点的X/Y坐标和Placement Region名称。
以下约束创建新的布局区域,其边界框坐标为X46 Y36 X65 Y49:
set_instance_assignment -name PLACE_REGION "X46 Y36 X65 Y49" -to <node names>
- 可使用相同的命令格式修改现有约束。
- 要指定非矩形或不相交区域,请使用分号(;)作为2个或多个边界框之间的分隔符。
- 请使用多个PLACE_REGION实例约束将多个实例约束到同一区域。
创建或修改布线区域
以下约束创建布线区域,其边界框坐标为X5 Y5 X30 Y30:
set_instance_assignment -name ROUTE_REGION -to <node names> "X5 Y5 X30 Y30"
- 可使用相同的命令格式修改现有约束。
- 所有具有布线区域约束的实例都必须具有各自的布局区域;布线区域必须完全包含布局区域。
将区域指定为“保留”
如下约束保留现有区域:
set_instance_assignment -name <instance name> RESERVE_PLACE_REGION -to <node names> ON
- 仅可保留布局区域。
将区域指定为“Core Only”
默认情况下, Intel® Quartus® Prime Pro Edition软件包含Logic Lock约束中的管脚。要将区域指定为“core only”(即,实例中的外设逻辑不受约束),请使用以下约束:
set_instance_assignment -name <instance name> CORE_ONLY_PLACE_REGION -to <node names> ON
相关信息