仅对英特尔可见 — GUID: mwh1410471337839
Ixiasoft
2.1. 何时使用Netlist Viewer:分析设计问题
2.2. 使用Netlist Viewers的 Intel® Quartus® Prime设计流程
2.3. RTL Viewer概述
2.4. Technology Map Viewer概述
2.5. Netlist Viewer用户接口
2.6. 原理图视图
2.7. 交叉探查Source Design File和其他 Intel® Quartus® Prime Windows
2.8. 从其他 Intel® Quartus® Prime窗口交叉探查Netlist Viewer
2.9. 查看时序路径
2.10. 优化设计网表修订历史
2.6.1. 以多选项卡视图显示原理图
2.6.2. 原理图符号
2.6.3. 在Schematic View中选择项目
2.6.4. Schematic View中的快捷菜单命令
2.6.5. 原理图中进行过滤
2.6.6. 在Schematic View中查看节点内容
2.6.7. 在Schematic View中移动节点
2.6.8. 在Technology Map Viewer中查看LUT表达
2.6.9. 缩放控制
2.6.10. Bird's Eye View导览
2.6.11. 原理图分页
2.6.12. 关注原理图页面中的网络
2.6.13. 维护Resource Property Viewer中的选择
5.6.5.1. 优化源代码
5.6.5.2. 改善Register-to-Register时序
5.6.5.3. 物理综合优化
5.6.5.4. 关闭Extra-Effort Power优化设置
5.6.5.5. 优化关于速度而非面积的综合
5.6.5.6. 综合期间展开层级结构
5.6.5.7. Synthesis Effort设置为High
5.6.5.8. 复制用于扇出控制的寄存器
5.6.5.9. 防止Shift Register推断
5.6.5.10. 使用Synthesis Tool中的其他可用综合选项
5.6.5.11. Fitter Seed
5.6.5.12. 将Router Timing Optimization设置为Maximum
6.3.1. 在Chip Planner中查看Logic Lock区域之间的连接
6.3.2. Logic Lock区域
6.3.3. Logic Lock区域的属性
6.3.4. Intel® Quartus® Prime Standard Edition和 Intel® Quartus® Prime Pro Edition间的约束移植
6.3.5. 创建Logic Lock区域
6.3.6. 定制Logic Lock区域的形状
6.3.7. 将器件资源放入Logic Lock区域
6.3.8. 层次型区域
6.3.9. 其他 Intel® Quartus® Prime Logic Lock设计功能
6.3.10. Logic Lock区域窗口
6.3.11. 插入区域(Snapping to a Region)
仅对英特尔可见 — GUID: mwh1410471337839
Ixiasoft
3.1.2. 物理综合选项
Intel® Quartus® Prime软件提供物理综合优化选项来提高适配结果。 要访问这些选项,单击Assignments > Settings > Compiler Settings > Advanced Settings (Fitter)。
注: 针对设计中特定组件禁用全局物理综合优化,请将特定节点或实体的Netlist Optimizations逻辑选项约束为Never Allow。
选项 | 说明 |
---|---|
Advanced Physical Synthesis(高级物理综合) | 在适配期间使用物理综合引擎执行组合以及顺序优化提高电路性能。 |
Netlist Optimizations(网表优化) | 可使用Assignment Editor应用Netlist Optimizations逻辑选项。使用该选项禁用部分设计的物理综合优化。 |
Allow Register Duplication(允许寄存器复制) | 允许Compiler复制寄存器以提高设计性能。使能该选项时,Compiler复制该寄存器并将其中一些扇出移动到对应的新节点。该优化可改善布通性,并减少具有多个扇出的网络中的布线线缆总数。 如果禁用该选项,则会禁用重定时寄存器的优化。 本设置会影响Analysis & Synthesis和Fitter。 |
Allow Register Duplication(允许寄存器合并) | 允许Compiler删除与设计中其他寄存器相同的寄存器。使能该选项后,如果两个寄存器生成相同逻辑,Compiler删除一个寄存器并将寄存器扇出保留在被删除寄存器的目的地。该选项有助于防止Compiler删除特意使用的复制寄存器。 如果禁用寄存器合并,则Compiler禁用重定时寄存器的优化。 本设置会影响Analysis & Synthesis和Fitter。 |